Problemas resueltos de electrónica digital Felipe Machado Departamento de Tecnología Electrónica de la Universidad Rey Juan Carlos Versión 1.00 creada el 31 de octubre de 2011 Esta versión digital de Problemas resueltos de electrónica digital ha sido creada y licenciada por Felipe Machado Sánchez con una licencia de Creative Commons. Esta licencia permite los usos no comerciales de esta obra en tanto en cuanto se atribuya autoría original. Esta licencia no permite alterar, transformar o generar una obra derivada a partir de esta obra Con esta licencia eres libre de copiar, distribuir y comunicar públicamente esta obra bajo las condiciones siguientes: Reconocimiento: debes reconocer y citar a los autores de esta obra No comercial: no puedes utilizar esta obra para fines comerciales Sin obras derivadas: no puedes alterar, transformar o generar una obra derivada a partir de esta obra Para más información sobre la licencia, visita el siguiente enlace: http://creativecommons.org/licenses/by-nc-nd/3.0/ Esta obra está disponible en el archivo abierto de la Universidad Rey Juan Carlos: http://eciencia.urjc.es/dspace/handle/10115/5727 http://hdl.handle.net/10115/5727 Para más información sobre los autores: http://gtebim.es/ http://gtebim.es/~fmachado Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 3 Índice Índice ............................................................................................................................................. 3 1. Prefacio...................................................................................................................................... 5 2. Sistemas de numeración ........................................................................................................... 6 2.1. Enunciados ....................................................................................................................................... 6 2.2. Soluciones ........................................................................................................................................ 8 3. Sistemas de codificación ......................................................................................................... 13 3.1. Enunciados ..................................................................................................................................... 13 3.2. Soluciones ...................................................................................................................................... 14 4. Aritmética binaria..................................................................................................................... 16 4.1. Enunciados ..................................................................................................................................... 16 4.2. Soluciones ...................................................................................................................................... 17 5. Aritmética en BCD ................................................................................................................... 27 5.1. Enunciados ..................................................................................................................................... 27 5.2. Soluciones ...................................................................................................................................... 27 6. Aritmética en BCD XS-3 .......................................................................................................... 30 6.1. Enunciados ..................................................................................................................................... 30 6.2. Soluciones ...................................................................................................................................... 30 7. Algebra de Boole y funciones lógicas ..................................................................................... 33 7.1. Enunciados ..................................................................................................................................... 33 7.2. Soluciones ...................................................................................................................................... 35 8. Bloques combinacionales........................................................................................................ 51 8.1. Enunciados ..................................................................................................................................... 51 8.2. Soluciones ...................................................................................................................................... 52 9. Elementos de memoria............................................................................................................ 56 9.1. Enunciados ..................................................................................................................................... 56 9.2. Enunciados ..................................................................................................................................... 56 10. Análisis de circuitos 1 ............................................................................................................ 58 10.1. Enunciados ................................................................................................................................... 58 10.2. Soluciones .................................................................................................................................... 59 11. Toldo automático ................................................................................................................... 62 11.1. Enunciado ..................................................................................................................................... 62 11.2. Solución ........................................................................................................................................ 63 12. Riego automático................................................................................................................... 65 12.1. Enunciado ..................................................................................................................................... 65 12.2. Solución ........................................................................................................................................ 66 13. Detector de números primos en BCD-XS-3 .......................................................................... 67 13.1. Enunciado ..................................................................................................................................... 67 13.2. Solución ........................................................................................................................................ 67 14. Alarma de incendios .............................................................................................................. 69 14.1. Enunciado ..................................................................................................................................... 69 14.2. Solución ........................................................................................................................................ 69 15. Comparador........................................................................................................................... 71 15.1. Enunciado ..................................................................................................................................... 71 15.2. Solución ........................................................................................................................................ 71 16. Comparador BCD-XS3 .......................................................................................................... 75 16.1. Enunciado ..................................................................................................................................... 75 16.2. Solución ........................................................................................................................................ 75 17. Convertidor de binario a BCD ............................................................................................... 78 17.1. Enunciado ..................................................................................................................................... 78 17.2. Solución ........................................................................................................................................ 78 http://hdl.handle.net/10115/5727 Departamento de Tecnología Electrónica - URJC 4 18. Café electrónico..................................................................................................................... 81 18.1. Enunciado ..................................................................................................................................... 81 18.2. Solución ........................................................................................................................................ 81 19. Tuberías ................................................................................................................................ 83 19.1. Enunciado ..................................................................................................................................... 83 19.2. Solución ........................................................................................................................................ 83 20. Báscula .................................................................................................................................. 86 20.1. Enunciado ..................................................................................................................................... 86 20.2. Solución ........................................................................................................................................ 87 21. Nivel de depósitos de agua ................................................................................................... 88 21.1. Enunciado ..................................................................................................................................... 88 21.2. Solución ........................................................................................................................................ 88 22. Depósitos de agua comunicados .......................................................................................... 91 22.1. Enunciado ..................................................................................................................................... 91 22.2. Solución ........................................................................................................................................ 91 23. ALU........................................................................................................................................ 94 23.1. Enunciado ..................................................................................................................................... 94 23.2. Solución ........................................................................................................................................ 94 24. Contador 1............................................................................................................................. 97 24.1. Enunciado ..................................................................................................................................... 97 24.2. Solución ........................................................................................................................................ 97 25. Contador 2............................................................................................................................. 99 25.1. Enunciado ..................................................................................................................................... 99 25.2. Solución ........................................................................................................................................ 99 26. Contador 3........................................................................................................................... 103 26.1. Enunciado ................................................................................................................................... 103 26.2. Solución ...................................................................................................................................... 103 27. Contador 4........................................................................................................................... 109 27.1. Enunciado ................................................................................................................................... 109 27.2. Solución ...................................................................................................................................... 109 28. Piano electrónico ................................................................................................................. 111 28.1. Enunciado ................................................................................................................................... 111 28.2. Solución ...................................................................................................................................... 111 29. Análisis de circuitos 2 .......................................................................................................... 116 29.1. Enunciado ................................................................................................................................... 116 29.2. Solución ...................................................................................................................................... 116 30. Análisis de circuitos 3 .......................................................................................................... 119 30.1. Enunciado ................................................................................................................................... 119 30.2. Solución ...................................................................................................................................... 119 31. Análisis de circuitos 4 .......................................................................................................... 121 31.1. Enunciado ................................................................................................................................... 121 31.2. Solución ...................................................................................................................................... 121 32. Análisis de circuitos 5 .......................................................................................................... 123 32.1. Enunciado ................................................................................................................................... 123 32.2. Solución ...................................................................................................................................... 123 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 5 1. Prefacio En este manual se han recopilado algunos de los problemas propuestos en clase y en exámenes de la asignatura Electrónica Digital I de la titulación de Ingeniería de Telecomunicación de la Universidad Rey Juan Carlos (URJC). Los problemas tratan los sistemas de numeración y su aritmética, el álgebra de Boole, el diseño de circuitos con puertas lógicas y bloques combinacionales, el diseño de contadores y el análisis de circuitos sencillos. Como los problemas de los sistemas de numeración y álgebra de Boole son más cortos, muchos de estos ejercicios se han agrupado en un mismo capítulo, mientras que los ejercicios más largos, que suelen combinar más de un tema, se han puesto de manera individual en un sólo capítulo. Si quieres profundizar y aprender a implementar lo aprendido en un dispositivo programable (FPGA) puedes usar el libro Diseño digital con Esquemáticos y FPGA, de los autores Felipe Machado, Susana Borromeo y Norberto Malpica. Para aprender a diseñar circuitos más complejos que incluyen máquinas de estados se puede utilizar el libro Diseño de circuitos digitales con VHDL. Este libro principalmente enseña a diseñar con VHDL, que es un lenguaje de descripción de hardware. Sin embargo, en sus capítulos finales incluye problemas de diseño que se propusieron en los exámenes de Electrónica Digital II. Este libro está disponible de manera gratuita en el archivo abierto de la URJC (http://hdl.handle.net/10115/4045) Hay un último libro (Diseño de sistems digitales con VHDL) en donde se enseña a realizar diseños electrónicos digitales más avanzados utilizando también el VHDL y las FPGAs. De igual modo, este libro está disponible en el archivo abierto de la URJC: http://hdl.handle.net/10115/5700 Antes de empezar con el libro me gustaría agradecer a los profesores del departamento Norberto Malpica y Susana Borromeo por su colaboración en la propuesta de problemas durante los años que compartimos la asignatura y los años que me precedieron. Asimismo me gustaría agradecerles su estupenda manera de colaborar cuando hemos compartido asignaturas y proyectos. También me gustaría agradecer a todos los integrantes del Área de Tecnología Electrónica del Departamento de Tecnología Electrónica por su interés por la docencia de calidad y por su apoyo en las tareas docentes, habiéndome permitido perder el tiempo en tareas docentes que no están tan reconocidas. De manera especial se lo agradezco al Director del Departamento, Juan Antonio Hernández Tamames, que nos ha dado suficiente libertad en la orientación de nuestra docencia e investigación. Y cómo no, me gustaría agradecer a los alumnos por su interés generalizado en aprender, su buen humor y sus comentarios sobre la asignatura. Con el fin de que este manual pueda llegar al mayor número de estudiantes y con el objetivo de generar material educativo abierto, se ha publicado este manual bajo licencia Creative Commons que permite copiarlo y distribuirlo. Esperamos que disfrutes de su lectura y que te ayude a aprender la base de la electrónica digital. Para ir mejorando el manual, agradeceremos la comunicación de comentarios, sugerencias y correcciones a la dirección de correo electrónico del autor. felipe.machado@urjc.es Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 6 2. Sistemas de numeración 2.1. Enunciados 2.1.1. Convertir los siguientes números binarios puros a sus equivalentes en base 10 a) 100110 b) 110011 c) 010111 d) 101110 e) 110111 f) 01100110 g) 10110011 h) 0101,11 i) 1001,10 j) 101010110,001 2.1.2. Convertir los siguientes números decimales a sus equivalentes en binario a) 9 b) 64 c) 31 d) 37 e) 131 f) 258,75 g) 0,75 h) 1,625 i) 19,3125 2.1.3. Convertir los siguientes números enteros hexadecimales a decimal a) 13 b) 65 c) 3F0 d) D0CE 2.1.4. Convertir los siguientes números reales hexadecimales a decimal a) 0,2 b) 12,9 c) F1,A d) C8,D 2.1.5. Convertir el número hexadecimal 13,416 a decimal y a binario: a) 13,416 2.1.6. Convertir los siguientes números a binario, octal y decimal a) 3,A216 b) 1B1,916 2.1.7. Convertir los siguientes números a binario (8 dígitos fraccionarios máx), octal y hexadecimal (2 dígitos fraccionarios) a) 8,910 b) 81,110 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 7 2.1.8. Convertir el siguiente número a binario, octal y decimal (éste con 5 cifras fraccionarias): 6416213A,17B16 2.1.9. Convertir a base octal a) 1101110 b) 1001,011 c) 1011001100,11 d) 101111000,1101 2.1.10. Convertir el siguiente número a hexadecimal 204231,1345 2.1.11. Convertir los siguientes números binarios a base hexadecimal y octal a) 1100 1110 1010 0100 b) 1111 0010 0011 1101 c) 1000 1001 0111 1000 2.1.12. Convertir los siguientes números binarios a sus equivalentes decimales a. 001100 b. 000011 c. 011100 d. 111100 e. 101010 f. 111111 g. 100001 h. 111000 i. 11110001111 j. 11100,011 k. 110011,10011 l. 1010101010,1 2.1.13. Convertir los siguientes números decimales a sus equivalentes binarios a. 64 b. 100 c. 111 d. 145 e. 255 f. 500 g. 34,75 h. 25,25 i. 27,1875 j. 23,1 2.1.14. Convertir los siguientes números enteros hexadecimales en sus equivalentes decimales a. C b. 9F c. D52 d. 67E e. ABCD 2.1.15. Convertir los siguientes números hexadecimales a sus equivalentes decimales a) F,4 b) D3,E c) 111,1 d) 888,8 e) EBA,C 2.1.16. Convertir los siguientes números a base 10 y base 2 a) AF31516 b) 73268 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 8 2.1.17. Convertir los números (245,625)10 y (1797,223)10 a binario, octal y hexadecimal 245,62510 : 1797,22310 : 2.1.18. Convertir el número (49403180,AF7)16 a binario, octal y decimal 49403180,AF716 : 2.1.19. Dado el número X=(543,21)6, expresarlo en hexadecimal con cuatro dígitos fraccionarios y los dígitos enteros que sea necesario 2.1.20. Convertir los siguientes números de base 10 a base 2 a. 0,0625 : b. 43,32 : c. .51 : 2.1.21. Escribir el equivalente de base octal de los siguientes números en base 2 a. 10111100101 : b. 1101,101 : c. 1,0111 : 2.1.22. Calcular para las secuencias de 16 bits dadas su representación octal y hexadecimal A = 0000 0110 0000 0111: B = 0000 0000 1101 0110: C = 1100 0001 1111 0011: D = 1001 0000 0000 1010: 2.2. Soluciones 2.2.1. Convertir los siguientes números binarios puros a sus equivalentes en base 10 a) 100110: 25+22+2 = 3810 b) 110011: 25+24+2+1 = 5110 c) 010111: 24+22+2+1 = 2310 d) 101110: 25+23+22+2 = 4610 e) 110111: 25+24+22+2+1 = 5510 f) 01100110: 26+25+22+2 = 10210 g) 10110011: 27+25+24+2+1 = 17910 h) 0101,11: 22+1+2-1+2-2 = 5,7510 i) 1001,10: 23+1+2-1 = 9,510 j) 101010110,001: 28+26+24+22+2+2-3 = 342,12510 2.2.2. Convertir los siguientes números decimales a sus equivalentes en binario a) 9 f) 258,75 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 9 9 2 1 4 2 0 2 2 0 1 10012 b) 64 64 2 04 32 2 0 12 16 2 0 0 8 2 0 4 2 0 2 2 0 1 10000002 c) 31 31 2 11 15 2 1 1 7 2 1 3 2 1 1 111112 d) 37 37 2 17 18 2 1 0 9 2 1 4 2 0 2 2 0 1 1001012 e) 131 131 2 11 65 2 1 05 32 2 1 12 16 2 0 0 8 2 0 4 2 0 2 2 0 1 100000112 258 2 05 129 2 18 09 64 2 0 1 04 32 2 0 12 16 2 0 0 8 2 0 4 2 0 2 2 0 1 100000010,112 0,75 x 2 1,50 0,5 x 2 1,0 fin Parte entera: Parte fraccionaria: g) 0,75 0,112 0,75 x 2 1,50 0,5 x 2 1,0 fin h) 1,625 0,1012 0,625 x 2 1,250 0,25 x 2 0,50 fin 0,5 x 2 1,0 i) 19,3125 10011,01012 0,625 x 2 1,250 0,25 x 2 0,50 fin 0,5 x 2 1,0 0,3125 x 2 0,6250 19 2 1 9 2 1 4 2 0 2 2 0 1 2.2.3. Convertir los siguientes números enteros hexadecimales a decimal a) 13 : 1*16+3= 1910 b) 65: 6*16+5= 10110 c) 3F0: 3*162+15*161 = 100810 d) D0CE: 13*163+12*161+14 = 5345410 2.2.4. Convertir los siguientes números reales hexadecimales a decimal a) 0,2 : 2*16-1 = 0,12510 b) 12,9: 1*16+2+9*16-1 = 18,562510 c) F1,A: 15*16+1+10*16-1 = 241,62510 d) C8,D: 12*16+8+13*16-1 = 200,812510 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 10 2.2.5. Convertir el número hexadecimal 13,416 a decimal y a binario: a) Hexadecimal a decimal: 1*161 + 3*160 + 4*16-1 = 19,2510 Hexadecimal a binario: se sustituye cada cifra por su valor binario 13,416 0001 0011,01002 10011,012 2.2.6. Convertir los siguientes números a binario, octal y decimal a) 3,A216 3,A216 0011,1010 00102 0011,1010 00102 011,101 000 1002 Binario a octal: desde la coma agrupamos de 3 en 3 y sustituimos por su valor: Hexadecimal a binario, sustituimos cada cifra por su valor binario 3 , 5 0 48 3,5048 hexadecimal a decimal: 3+10*16-1+2*16-2 = 3,632812510 b) 1B1,916 1B1,916 1 1011 0001,10012 1 1011 0001,10012 110 110 001,100 12 Binario a octal: Hexadecimal a binario: 6 6 1 , 4 48 661,448 añadiendo ceros a la derecha: 100 hexadecimal a decimal: 1*162+11*161+1+9*16-1 = 433,562510 2.2.7. Convertir los siguientes números a binario (8 dígitos fraccionarios máx), octal y hexadecimal (2 dígitos fraccionarios) a) 8,910 8 2 0 4 2 0 2 2 0 1 1000,111002 0,8 x 2 1,6 0,2 x 2 0,4 0,4 x 2 0,8 0,9 x 2 1,8 0,6 x 2 1,2 Periódico: se repetirá infinitamente 1100 1000,1110 01102 : 8,E616 1 000,111 001 1002 : 10,7148 b) 81,110 81 2 01 40 2 1 00 20 2 0 00 10 2 0 0 5 2 1 2 2 0 1 0,8 x 2 1,6 0,2 x 2 0,4 0,4 x 2 0,8 0,1 x 2 0,2 0,6 x 2 1,2 Periódico: se repetirá infinitamente 0011 1010001,000112 101 0001,0001 10012 : 51,1 9 16 1 010 001,000 110 012 : 121,0628 2.2.8. Convertir el siguiente número a binario, octal y decimal (éste con 5 cifras fraccionarias) 6416213A,17B16 0110 0100 0001 0110 0010 0001 0011 1010,0001 0111 10112 Agrupamos de tres en tres para convertir e octal: 001 100 100 000 101 100 010 000 100 111 010,000 101 111 0112 14405420472,05738 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 11 6*167+4*166+1*165+6*164+2*163+1*162+3*161+10+1*16-1+7*16-2+11*16-3= 1679171898,0925310 2.2.9. Convertir a base octal a) 1101110: 1568 b) 1001,011: 11,38 c) 1011001100,11: 1314,68 d) 101111000,1101: 570,648 2.2.10. Convertir el siguiente número a hexadecimal 204231,1345 = 2*55 + 4*53 + 2*52 + 3*5 + 1 + 1*5-1 + 3*5-2 + 4*5-3 = 6816,35210 6816,35210 = 1AA0,5A1CA16 2.2.11. Convertir los siguientes números binarios a base hexadecimal y octal a) 1100 1110 1010 0100 CEA416 1472448 b) 1111 0010 0011 1101 F23D16 1710758 c) 1000 1001 0111 1000 897816 1045708 2.2.12. Convertir los siguientes números binarios a sus equivalentes decimales a. 001100 : 1210 b. 000011 : 310 c. 011100 : 2810 d. 111100 : 6010 e. 101010 : 4210 f. 111111 : 6310 g. 100001 : 3310 h. 111000 : 5610 i. 11110001111 : 193510 j. 11100,011 : 28,37510 k. 110011,10011 : 51,5937510 l. 1010101010,1 : 682,510 2.2.13. Convertir los siguientes números decimales a sus equivalentes binarios a. 64 : 100 00002 b. 100 : 110 01002 c. 111 : 110 11112 d. 145 : 1001 00012 e. 255 : 1111 11112 f. 500 :1 1111 01002 g. 34,75 :10 0010,112 h. 25,25 :1 1001,012 i. 27,1875 :1 1011,00112 j. 23,1 :1 0111,0 0011 2 2.2.14. Convertir los siguientes números enteros hexadecimales en sus equivalentes decimales a. C : 1210 b. 9F : 15910 c. D52 : 341010 d. 67E : 166210 e. ABCD : 4398110 http://hdl.handle.net/10115/5727 2. Sistemas de numeración Departamento de Tecnología Electrónica - URJC 12 2.2.15. Convertir los siguientes números hexadecimales a sus equivalentes decimales a) F,4 : 15,2510 b) D3,E : 211,87510 c) 111,1 : 273,062510 d) 888,8 : 2184,510 e) EBA,C : 3770,7510 2.2.16. Convertir los siguientes números a base 10 y base 2 a) AF31516 : 1010 1111 0011 0001 01012 : 71758910 b) 73268 : 111 011 010 1102 : 379810 2.2.17. Convertir los números (245,625)10 y (1797,223)10 a binario, octal y hexadecimal 245,62510 : 1111 0101,1012 : 365,58 : F5,A16 1797,22310 : 111 0000 0101,0011 1001 0001…2 : 3405,16218: 705,39116 2.2.18. Convertir el número (49403180,AF7)16 a binario, octal y decimal 49403180,AF716 : 0100 1001 0100 0000 0011 0001 1000 0000,1010 1111 01112 11120030600,53678 : 1228943744,685310 2.2.19. Dado el número X=(543,21)6, expresarlo en hexadecimal con cuatro dígitos fraccionarios y los dígitos enteros que sea necesario 207,361110 → CF,5C7116 2.2.20. Convertir los siguientes números de base 10 a base 2 a. 0,0625 : 0,00012 b. 43,32 : 10 1011,01012 c. .51 : 0,1000001012 2.2.21. Escribir el equivalente de base octal de los siguientes números en base 2 a. 10111100101 : 27458 b. 1101,101 : 15,58 c. 1,0111 : 1,348 2.2.22. Calcular para las secuencias de 16 bits dadas su representación octal y hexadecimal A = 0000 0110 0000 0111: 0030078 : 060716 B = 0000 0000 1101 0110: 0003268 : 00D616 C = 1100 0001 1111 0011: 1407638 : C1F316 D = 1001 0000 0000 1010: 1100128 : 900A16 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 13 3. Sistemas de codificación 3.1. Enunciados 3.1.1. Obtener la representación decimal de los siguientes números codificados en BCD a) 0110 1001 0111 1000 b) 0000 0010 0101 0010 0110 3.1.2. Expresar los números decimales en BCD y en BCD-XS3 a) 88 b) 312 c) 0 d) 1974 3.1.3. Convertir los siguientes números binarios a código Gray a) 0101 b) 10110 3.1.4. Convertir los siguientes números de código Gray a binario a) 0101 b) 10110 3.1.5. Obtener la representación decimal de los números (1001 0000 1000 0010) y (1001 0101 0111 0000),(01110001) suponiendo que están codificados en BCD 1001 0000 1000 0010 : 1001 0101 0111 0000,0111 0001 : 3.1.6. Expresar los números decimales 1486, 0, 349 y 37 en código BCD y Exceso-3 148610: 010: 34910: 3710: 3.1.7. Convertir los siguientes números binarios a código Gray: (1010),(10010),(10011) 1010: 10010: 10011: 3.1.8. Convertir Convertir los siguientes números en código Gray a sus equivalentes binarios (0100),(11111),(011100). 0100G: 11111G: 011100G: http://hdl.handle.net/10115/5727 3. Sistemas de codificación Departamento de Tecnología Electrónica - URJC 14 3.2. Soluciones 3.2.1. Obtener la representación decimal de los siguientes números codificados en BCD a) 0110 1001 0111 1000 0110 1001 0111 1000BCD BCD a decimal, sustituimos cada cuarteto por su valor decimal 6 9 7 810 697810 b) 0000 0010 0101 0010 0110 0000 0010 0101 0010 0110BCD 0 2 5 2 610 0252610 3.2.2. Expresar los números decimales en BCD y en BCD-XS3 a) 88 Decimal a BCD: sustituimos cada cifra por su equivalente binario 88 1000 1000BCD BCD a BCD-XS3: se suma 3 a cada cuarteto BCD: 1000 1000BCD : 1011 1011XS3 b) 312: 0011 0001 0010BCD 0110 0100 0101XS3 c) 0 0000BCD 0011XS3 d) 1974 0001 1001 0111 0100BCD 0100 1100 1010 0111XS3 3.2.3. Convertir los siguientes números binarios a código Gray a) 0101 Binario a Gray Análisis de izquierda a derecha: 0 G 1er bit igual en Gray que en binario 01012 En los siguientes bits vemos si el bit del número binario es igual al anterior (del mismo número binario). Si son iguales: 0, si no: 1 01 G 01012 son distintos 011 G 01012 son distintos 0111G 01012 son distintos 0111G b) 10110 1 G 101102 11101G 11 G 101102 1er bit distintos 111 G 101102 distintos 1110 G 101102 iguales 11101G 101102 distintos 3.2.4. Convertir los siguientes números de código Gray a binario a) 0101 b) 10110 http://hdl.handle.net/10115/5727 3. Sistemas de codificación Departamento de Tecnología Electrónica - URJC 15 Gray a Binario Análisis de izquierda a derecha: 0 2 1er bit igual en binario que en Gray 0101G En los siguientes bits vemos si el último bit binario que hemos puesto es igual al siguiente bit Gray (el de la posición que queremos hallar) Si son iguales: 0, si no: 1 01 2 0101G distintos 011 B 0101G distintos 0110B 0101G iguales 01102 1 2 10110G 110112 11 2 10110G 1er bit distintos 110 2 10110G distintos 1101 2 10110G iguales 110112 10110G distintos 3.2.5. Obtener la representación decimal de los números (1001 0000 1000 0010) y (1001 0101 0111 0000),(01110001) suponiendo que están codificados en BCD 1001 0000 1000 0010 : 908210 1001 0101 0111 0000,0111 0001 : 9570,7110 3.2.6. Expresar los números decimales 1486, 0, 349 y 37 en código BCD y Exceso-3 148610: 0001 0100 1000 0110BCD : 0100 0111 1011 1001XS3 010: 0000BCD : 0011XS3 34910: 0011 0100 1001BCD : 0110 0111 1100XS3 3710: 0011 0111BCD : 0110 1010XS3 3.2.7. Convertir los siguientes números binarios a código Gray: (1010),(10010),(10011) 1010: 1111GRAY 10010: 11011GRAY 10011: 11010GRAY 3.2.8. Convertir Convertir los siguientes números en código Gray a sus equivalentes binarios (0100),(11111),(011100). 0100G: 01112 11111G: 101012 011100G: 0101112 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 16 4. Aritmética binaria 4.1. Enunciados 4.1.1. Indicar el rango de un número de 8 bits según las codificaciones siguientes: a) binario puro: b) Signo-Magnitud: c) Complemento a 1: d) Complemento a 2: 4.1.2. Indicar el resultado de las operaciones y si el resultado de sale de rango (operandos y resultado en Ca2 de 4 bits): a) 0011+1100 b) 0011+0101 c) 0011+1010 d) 1011+1111 e) 1000+1111 f) 0011-1100 g) 0011-0101 h) 0011-1010 i) 1011+0000 j) 1000-0001 4.1.3. Hallar el valor en base 10 de los números A=01110011 y B=11000011 .Calcular también su suma y su diferencia en su misma codificación y en decimal, suponiendo que están codificados en: a) Magnitud y signo b) Complemento a 1 c) Complemento a 2 d) Exceso a 128 4.1.4. Utilizando aritmética binaria y habiendo convertido los operandos de base 10 a binario, realizar las siguientes operaciones: a) 364+112 b) 364-112 c) -364-112 d) 121*12 4.1.5. Determinar en cuáles de las siguientes operaciones (con operandos representados en Ca2 de 4 bits), el resultado no es correctamente representable, es decir, se produce desbordamiento a) 0110+0101 b) 0000-1111 c) 1001-1011 d) 0100-1110 e) 1001+1111 f) 0000+1111 4.1.6. Indicar el valor en base 10 de los números A=1011 y B=0101 suponiendo que están codificados en: a) Binario puro b) Signo magintud c) Complemento a 1 d) Complemento a 2 Para uno de los casos calcular la suma e indicar si hay desbordamiento y por qué http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 17 4.1.7. Hallar el valor decimal, la suma y la diferencia de los números binarios A=11100111 y B=10111111, su suma y diferencia, suponiendo que: a) Ambos están representados en Magnitud y signo. b) Ambos están representados en Ca2. c) Ambos están representados en Ca1. d) Ambos están representados en exceso a 128. 4.1.8. Utilizando la aritmética binaria y habiendo convertido previamente a binario los operandos, realizar las siguientes operaciones: a. (695)10 + (272)10 b. (695)10 - (272)10 c. (272)10 * (23)10 4.1.9. Realizar las siguientes operaciones, suponiendo primero que los sumandos están representados en MS, luego en Ca2 y Ca1 a. 100110+000100 b. 101101111-010000111 c. 000010000+11100001 d. 10110.1111-11100.111 e. 0000.10000+11.100001 4.1.10. Utilizando la aritmética binaria y suponiendo que los operandos están representados en complemento a 2, realizar las operaciones a. 101101111 - 10000111 b. 000010000 + 11100001 4.1.11. Se dispone de un sistema de representación R de 8 bits. Dadas dos cantidades binarias A=01100110 y B=11011001, se pide realizar la suma X=A+B en binario y comentar el resultado obtenido 4.2. Soluciones 4.2.1. Indicar el rango de un número de 8 bits según las codificaciones siguientes: a) binario puro: [0,255] b) Signo-Magnitud: [-127,127] c) Complemento a 1: [-127,127] d) Complemento a 2: [-128,127] 4.2.2. Indicar el resultado de las operaciones y si el resultado de sale de rango (operandos y resultado en Ca2 de 4 bits) http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 18 a) 0011+1100 0011 +1100 1111 310 +(-4)10 -110 -110 Representable iguales Sumandos con signos diferentes: No habrá desbordamiento→Bien b) 0011+0101 0011 +0101 1000 3 +5 8 al estar en Ca2 representa a -8 Cambio de signo→desbordamiento No es representable en Ca2 de 4 bits distintos c) 0011+1010 0011 +1010 1101 310 +(-6)10 -310 -310 Representable iguales Sumandos con signos diferentes: No habrá desbordamiento→Bien d) 1011+1111 1011 +1111 1 1010 -5 +(-1) -6 1010 en Ca2 representa a -6 Representable en Ca2 de 4 bits iguales Sin cambio de signo→ Bien se ignora el acarreo e) 1000+1111 1000 +1111 10111 -8 +(-1) -9 al estar en Ca2 representa a 7 Cambio de signo→desbordamiento No es representable en Ca2 de 4 bits distintos f) 0011-1100 0011 +0100 0111 310 +410 710 710 Sin cambio de signo→ Bien Es representable en Ca2 de 4 bits 0011–1100 → 0011+Ca2(1100) Resta en Ca2: Suma con el sustraendo complementado Ca2(1100)=0100 iguales g) 0011-0101 0011–0101 → 0011+Ca2(0101) Ca2(0101)=1011 0011 +1011 1110 310 -510 -210 -210 Es representable en Ca2 de 4 bits iguales signos diferentes: no hay desbordamiento h) 0011-1010 0011–1010 → 0011+Ca2(1010) Resta en Ca2: Suma con el sustraendo complementado Ca2(1010)=0110 0011 +0110 1001 310 + 610 910 al estar en Ca2 representa a -7 Cambio de signo → desbordamiento No es representable en Ca2 de 4 bits distintos i) 1011+0000 1011 +0000 1011 -510 +010 -510 -510 Es representable en Ca2 de 4 bits iguales j) 1000-0001 1000 +1111 10111 -8 +(-1) -9 al estar en Ca2 representa a 7 Cambio de signo→desbordamiento No es representable en Ca2 de 4 bits distintos 1000–0001 → 1000+Ca2(0001) Ca2(0001)=1111 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 19 4.2.3. Hallar el valor en base 10 de los números A=01110011 y B=11000011 .Calcular también su suma y su diferencia en su misma codificación y en decimal, suponiendo que están codificados en: a) Magnitud y signo SM 115 -67 Suma S = A + B 115 -67 48 S=48 1110011 -1000011 0110000 A=01110011 B=11000011 S=00110000 Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor y se deja el signo del número de mayor módulo Signo positivo añadido Módulo desbordamiento Resta en S-M: se cambia el signo del sustraendo y se suma (-B)=01000011 67 115A=01110011 Suma en S-M con ambos sumandos positivos: Se suman los módulos, se comprueba si hay desbordamiento y se añade el signo + al resultado 1110011 +1000011 10110110 115 + 67 182 Se necesita un bit más (9 bits): R=010110110 No es representable en S-M de 8 bits (-127,+127) Signo positivo añadido b) Complemento a 1 Ca1 115 -60 Suma S = A + B 115 - 60 55 S=55 01110011 +11000011 100110110 + 1 00110111 Resta R=A - B = A + (-B) = A + Ca1(B) S=00110111 01110011 + 00111100 10101111 115 + 60 175 cambio de signo: desbordamiento A=01110011 B=11000011 Sumandos con signos diferentes: No habrá desbordamiento Ca1(B)=00111100 No es representable en Ca1 de 8 bits (-127,+127) Se necesita un bit más (9 bits): R=010101111 se suma el acarreo c) Complemento a 2 Ca2 115 -61 Suma S = A + B 115 +(-61) 54 S=54 01110011 +11000011 100110110 Resta R=A - B = A + (-B) = A + Ca2(B) S=00110110 01110011 + 00111101 10110000 115 + 61 176 cambio de signo: desbordamiento A=01110011 B=11000011 Sumandos con signos diferentes: No habrá desbordamiento se ignora acarreo Ca2(B)=00111101 No es representable en Ca2 de 8 bits (-128,+127) Se necesita un bit más (9 bits): R=010110000 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 20 d) Exceso a 128 Suma S = A + B − 128 -13 + 67 54 01110011 +11000011 100110110 - 10000000 10110110 XS128 decimal 115 + 195 310 - 128 182XS128 nº verdaderos -128 XS128 binario Es representable en 8 bits (0,255) Es representable en XS128 de 8 bits (-128,+127) Resta (-13) + (-67) -80 11000011 -01110011 (B-A): 01010000 B−A XS128 decimal 195 - 115 80 nº verdaderos B−A XS128 binario Representable en 8 bits (0,255) Representable en XS128 de 8 bits (-128,+127) B>A: Hacemos B-A y el resultado se lo restamos a 128 R = A – B + 128 = 128 − (B − A)XS128 A=01110011 B=11000011 115XS128 195XS128 -13 67 -128 S=10110110XS128 S=182XS128=5410 R=00110000XS128 10000000 - 01010000 00110000 Quiero A−B: en vez de sumar, restamos 128−(B−A) 128 - 80 48XS128 R=48XS128=-8010 4.2.4. Utilizando aritmética binaria y habiendo convertido los operandos de base 10 a binario, realizar las siguientes operaciones: a) 364+112 101101100 364 + 1110000 +112 ============= ==== 111011100 → 476 b) 364-112 101101100 364 - 1110000 -112 ============= ==== 011111100 → 252 c) -364-112 Si lo hago en binario puro, sumo los módulos e indico el signo del resultado (el enunciado no especifica cómo va el signo) 101101100 364 + 1110000 +112 ============= ==== 111011100 → 476 Por tanto, - 111011100 → -476 d) 121*12 1111001 121 x 1100 x 12 ============= ====== 0000000 242 0000000 121 1111001 ====== + 1111001 1452 =============== 10110101100 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 21 4.2.5. Determinar en cuáles de las siguientes operaciones (con operandos representados en Ca2 de 4 bits), el resultado no es correctamente representable, es decir, se produce desbordamiento a) 0110+0101 0110 +0101 1011 6 +5 11 al estar en Ca2 representa a -6 Cambio de signo→desbordamiento No es representable en Ca2 de 4 bits distintos b) 0000-1111 0000 +0001 0001 010 +110 110 110 Sin cambio de signo→ Bien Es representable en Ca2 de 4 bits 0000–1111 → 0000+Ca2(1111) Resta en Ca2: Suma con el sustraendo complementado Ca2(1111)=0001 iguales c) 1001-1011 1001 +0101 1110 -7 +5 -2 -2 Sumandos con signos diferentes: No habrá desbordamiento→Bien Es representable en Ca2 de 4 bits 1001–1011 → 1001+Ca2(1011) 1001+0101 iguales d) 0100-1110 0100 +0010 0110 4 +2 6 6 Sin cambio de signo→ Bien Es representable en Ca2 de 4 bits 0100–1110 →0100+Ca2(1110) iguales e) 1001+1111 1001 +1111 1 1000 -7 +(-1) -8 1000 en Ca2 representa a -8 Representable en Ca2 de 4 bits iguales Sin cambio de signo→ Bien se ignora el acarreo f) 0000+1111 0000 +1111 1111 010 +(-1)10 -110 -110 Representable iguales Sumandos con signos diferentes: No habrá desbordamiento→Bien 4.2.6. Indicar el valor en base 10 de los números A=1011 y B=0101 suponiendo que están codificados en: a) Binario puro b) Signo magintud c) Complemento a 1 d) Complemento a 2 Para uno de los casos calcular la suma e indicar si hay desbordamiento y por qué a) Binario puro A = 10112 = 23 + 21 + 20 = 1110 B= 01012 = 22 + 20 = 510 SUMA: 1011 +0101 10000 11 +5 16 desbordamiento 16 no es representable en binario puro de 4 bits. Con 4 bits sólo puedo representar los números del 0 al 15 b) Signo-magnitud A = 1011SM = -( 21 + 20) = -310 B = 0101 SM = 22 + 20 = 510 SUMA: En signo-magnitud, como son números de distinto signo, se pone el signo de módulo mayor. Y se restan los valores absolutos. Por tener signos diferentes no se va a desbordar: 101 -011 010 5 -3 2 S= 0010SM c) Complemento a 1 A = 1011 Ca1 = -410 B = 0101 Ca1 = 510 SUMA: Tienen signos diferentes, por tanto no se van a desbordar. 1011 +0101 10000 + 1 0001 -4 +5 1 se suma el acarreo representable en Ca1 de 4 bits S= 0001Ca1 signos distintos: no habrá desbordamiento d) Complemento a 2 A = 1011 Ca2 = -23 + 21 + 20 = -510 B = 0101 Ca2 = 22 + 20 = 510 SUMA: Tienen signos diferentes, por tanto no se van a desbordar. 1011 +0101 10000 -5 +5 5 no se tiene en cuenta el acarreo representable en Ca2 de 4 bits S= 0000Ca2 signos distintos: no habrá desbordamiento http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 22 4.2.7. Hallar el valor decimal, la suma y la diferencia de los números binarios A=11100111 y B=10111111, su suma y diferencia, suponiendo que: a. Ambos están representados en Magnitud y signo. Signo y Magnitud A=11100111 B=10111111 -103 -63 Suma 103 + 63 166 Suma en S-M con ambos sumandos negativos: Se suman los módulos y se niega el resultado -166 1100111 +0111111 10100110 desbordamiento Se necesita un bit más para representar el resultado 110100110 No es representable en S-M de 8 bits En S-M de 8 bits quedaría el número: -38 →Mal Signo negativo añadido: -166 → Bien negamos Resta R = A - B 103 - 63 40 Resta en S-M: se cambia el signo del sustraendo y se suma -40 1100111 -0111111 0101000 10101000 A=11100111 (-B)=00111111 -103 +63 Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor. El signo del resultado es el del mayor módulo ponemos el signo del mayor ponemos el signo del número que tiene mayor módulo (A) R=-40 R=10101000 b. Ambos están representados en Ca2. Ca2 A=11100111 B=10111111 -25 -65 Suma S = A + B -25 +(-65) -90 S=-90 11100111 +10111111 110100110 se ignora el acarreo Resta R=A - B = A + (-B) = A + Ca2(B) S=10100110 Sin cambio de signo→ Bien 11100111 +01000001 100101000 -25 + 65 40 65 -25 40 Sumandos con signos diferentes: No habrá desbordamiento→Bien se ignora acarreo R=00101000 R=40 c. Ambos están representados en Ca1. Ca1 A=11100111 B=10111111 -24 -64 Suma S = A + B -24 +(-64) -88 S=-88 11100111 +10111111 110100110 + 1 10100111 se suma el acarreo Resta R=A - B = A + (-B) = A + Ca1(B) S=10100111 Sin cambio de signo→ Bien 11100111 +01000000 100100111 + 1 00101000 -24 + 64 40 64 -24 40 Sumandos con signos diferentes: No habrá desbordamiento→Bien R=00101000 R=40 se suma el acarreo R=40 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 23 d. Ambos están representados en exceso a 128. XS128 A=11100111 B=10111111 231XS128 191XS128 103 63 -128 Suma S = A + B - 128 103 + 63 166 11100111 +10111111 110100110 - 10000000 100100110 XS128 decimal 231 + 191 422 - 128 294XS128 nº verdaderos -128 XS128 binario desbordamiento No es representable en 8 bits (0,255) No es representable en XS128 de 8 bits (-128,+127) S=00100110 En XS128 de 8 bits S=-38 → Mal En XS128 no se suele hacer extensión de signo, porque implica cambio del valor del exceso. Con 9 bits el exceso valdría 256 Resta 103 - 63 40 11100111 -10111111 00101000 + 10000000 10101000 XS128 decimal 231 - 191 040 + 128 168XS128 nº verdaderos -128 XS128 binario Representable en 8 bits (0,255) Representable en XS128 de 8 bits (-128,+127) A y B son positivos y A > B, entonces: R = A – B + 128 R=10101000XS128 Nota: Si quisiésemos restar A a B: (B – A): A y B son positivos, y el sustraendo (A) es mayor que el minuendo(B), entonces: Para evitar restar el mayor al menor, hacemos: R = B – A + 128 = 128 − (A − B) 11100111 -10111111 (A-B): 00101000 A− B en XS128 binario R=01011000XS128 A− B en XS128 decimal 231 - 191 40 10000000 - 00101000 01011000 Quiero B−A: en vez de sumar, restamos 128−(A−B) 128 - 40 88XS128 A− B en decimal 103 - 63 40 quiero B − A: cambio de signo R = -40 4.2.8. Utilizando la aritmética binaria y habiendo convertido previamente a binario los operandos, realizar las siguientes operaciones: a. (695)10 + (272)10 1010110111 695 + 100010000 + 272 ============= ==== 1111000111 → 967 b. (695)10 - (272)10 1010110111 695 - 100010000 - 272 ============= ==== 0110100111 → 423 c. (272)10 * (23)10 100010000 272 x 10111 x 23 ============= ====== 100010000 816 100010000 544 100010000 ====== 000000000 6256 + 100010000 =============== 1100001110000 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 24 4.2.9. Realizar las siguientes operaciones, suponiendo primero que los sumandos están representados en MS, luego en Ca2 y Ca1 a. 100110+000100 MS A=100110 B=000100 -6 4 00110 -00100 00010 Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor, y se pone el signo del mayor S=100010 S=-210 Ca2 A=100110 B=000100 -26 4 100110 +000100 101010 Suma en Ca2 con sumandos de distinto signo: No hay problema de desbordamiento S=100010 S=-2210 Ca1 A=100110 B=000100 -25 4 100110 +000100 101010 Suma en Ca1 con sumandos de distinto signo: No hay problema de desbordamiento S=100010 S=-2110 b. 101101111-010000111 MS A=101101111 B=010000111 -111 135 01101111 +10000111 11110110 Resta en S-M: A – B = A + (– B) Queda una suma con signos negativos: Suma de módulos, resultado con signo negativo, vigilar desbordamiento R= 111110110 R=-24610 Ca2 Sumandos con mismo signo: vigilar desbordamiento Ca1 111 +135 246 No hay acarreo → Bien Se añade el signo: Representable en MS de 9bits A=101101111 B=010000111 -145 135 Ca2(B)=101111001 -135 Resta: Suma del complemento a 2: 101101111 +101111001 1011101000 (-145) +(-135) -280 -280<-256 → No es representable en Ca2 de 9bits Cambio de signo: desbordamiento Se necesita un bit más (10bits) para representar el resultado: R=1011101000 A=101101111 B=010000111 -144 135 Ca1(B)=101111000 -135 Resta: suma del complemento a 1: 101101111 +101111000 1011100111 + 1 1011101000 se suma el acarreo Cambio de signo: desbordamiento Se necesita un bit más (10bits) para representar el resultado: R=1011101000 (-144) +(-135) -279 -279<-256 → No es representable en Ca1 de 9bits Sumandos con mismo signo: vigilar desbordamiento R=-280 R=-279 c. 000010000+11100001 MS A=000010000 B= 11100001 16 -97 01100001 -00010000 01010001 S= 11010001 Ca2 Ca1 97 -16 81 Se añade el signo: Representable en MS de 8 y 9bits Ponemos los sumandos con el mismo nº de bits: del tamaño del mayor: 9bits: 000010000 +111100001 111110001 16 +(-31) -15 S=111110001 Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor, y se pone el signo del mayor (en 8 bits): S= 101010001 9 bits: S=-8110 A=000010000 B= 11100001 16 -31 A=000010000 B=111100001 16 -31 Ponemos los sumandos con el mismo nº de bits: del tamaño del mayor: 9bits: A=000010000 B=101100001 16 -97 S=-1510 A=000010000 B= 11100001 16 -30 Ponemos los sumandos con el mismo nº de bits: del tamaño del mayor: 9bits: A=000010000 B=111100001 16 -30 000010000 +111100001 111110001 16 +(-30) -14 S=111110001 S=-1410 http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 25 d. 10110.1111-11100.111 MS A=10110,1111 B=11100,111 -6,9375 -12,875 12,8750 - 6,9375 5,9375 1100,1110 -0110,1111 0101,1111 A-B=A+(-B) Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor, y se pone el signo del mayor (-B)=01100,111 12,875 R=00101,1111 R=5,937510 Ca2 A=10110,1111 B=11100,111 -9,0625 3,125 Ca2(A)=01001,0001 Ca2(B)=00011,001 9,0625 -3,125 10110,1111 +00011,0010 11010,0001 A-B=A+Ca2(B) -9,0625 +3,1250 -5,9375 R=11010,0001 R=-5,937510 Ca1 A=10110,1111 B=11100,111 -9,0 3,0 Ca1(A)=01001,0000 Ca1(B)=00011,000 9,0 -3,0 10110,1111 +00011,0000 11001,1111 A-B = A+Ca1(B) -9,0 +3,0 -6,0 R=11001,1111 R=-6,010 e. 0000.10000+11.100001 MS A=0000,10000 B=11,100001 0,5 -1,515625 1,515625 -0,500000 1,015625 1,100001 -0,100000 1,000001 Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor, y se pone el signo del mayor S=11,000001 S=-1,01562510 Ca2 0,484375Ca2(B)=00,011111 0000,100000 +1111,100001 10000,000001 0,500000 -0,484375 0,015625 S=0000,000001 Ca1 Se añade el signo: S=1001,000001 Con 3 bits para la parte entera (igual que A): A=0000,10000 B=11,100001 0,5 -0,484375 S=0,015625 0,46875Ca1(B)=00,011110 0000,100000 +1111,100001 10000,000001 1 0000,000010 0,50000 -0,46875 0,03125 S=0000,000010 A=0000,10000 B=11,100001 0,5 -0,46875 S=0,03125 se ignora el acarreo se suma el acarreo 4.2.10. Utilizando la aritmética binaria y suponiendo que los operandos están representados en complemento a 2, realizar las operaciones a. 101101111 – 10000111 Ca2 121Ca2(B)=01111001 101101111 +001111001 111101000 -145 +121 - 24 A=101101111 B=10000111 -145 -121 R= 111101000 R=-24 A-B=A+Ca2(B) b. 000010000 + 11100001 Ca2 000010000 +111100001 111110001 16 -31 -15 A=000010000 B=11100001 16 -31 S= 111110001 S=-15 4.2.11. Se dispone de un sistema de representación R de 8 bits. Dadas dos cantidades binarias A=01100110 y B=11011001, se pide realizar la suma X=A+B en binario y comentar el resultado obtenido a. Suponiendo que el sistema R es binario puro. b. Suponiendo que el sistema R es magnitud y signo. c. Suponiendo que el sistema R es complemento a 2. http://hdl.handle.net/10115/5727 4. Aritmética binaria Departamento de Tecnología Electrónica - URJC 26 Binario puro 102 +217 319 A=01100110 B=11011001 102 217 X=100111111 X=319 X=A+B 01100110 +11011001 100111111 319>255 (28-1) → No es representable en binario puro de 8 bits Desbordamiento, se necesitan 9 bits X= 00111111 X=63 En binario puro de 8 bits: Mal En binario puro de 9 bits: Bien MS 102 - 89 13 A=01100110 B=11011001 102 -89 X=A+B 1100110 -1011001 0001101 X= 00001101 Se añade el signo de A Suma en S-M con sumandos de distinto signo: Al módulo mayor se le resta el menor, y se pone el signo del mayor 13<127 (27-1) : es representable en SM de 8 bits Ca2 102 - 39 63 A=01100110 B=11011001 102 -39 X=A+B 01100110 +11011001 100111111 X= 00111111 Suma en Ca2 con sumandos de distinto signo: No hay problema de desbordamiento 53<127 (27-1) : es representable en Ca2 de 8 bits se ignora el acarreo Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 27 5. Aritmética en BCD 5.1. Enunciados 5.1.1. Sumar en BCD (código 8-4-2-1) los siguientes números: a) 4 + 3 b) 51 + 28 c) 8 + 5 d) 9 + 8 e) 1489 + 5791 5.1.2. Restar en BCD (código 8-4-2-1) los siguientes números: a) 4 - 3 b) 59 - 21 c) 18 - 9 d) 7340 - 3649 5.2. Soluciones 5.2.1. Sumar en BCD (código 8-4-2-1) los siguientes números: a) 4 + 3 b) 51 + 28 c) 8 + 5 d) 9 + 8 e) 1489 + 5791 La suma en BCD (código 8-4-2-1) se realiza de los cuartetos menos significativos a los más significativos (como la suma en decimal: se empieza por las unidades y se va hacia la izquierda). Cada cuarteto se suma, y si el resultado es menor o igual que 9 (10012) y si no hay acarreo, se deja como está. a) 4 + 3 S = 4 + 3 0100 +0011 0111 4 +3 7 BCD decimal 7 ≤ 9 correcto S = 0111 b) 51 + 28 S = 51 + 28 0101 +0010 0111 51 +28 79 decenas decimal 0001 +1000 1001 unidades BCD 7 9 S = 0111 1001 Sin embargo, si el resultado es mayor que nueve, significa que nos llevamos una, y hay que tenerlo en cuenta, ya que en la suma binaria pura tenemos hasta el número 15 con los cuatro bits del BCD. Entonces, tenemos que sumar 6 al resultado: Esto es, del 10102 al 11112 (1010 al 1510 en decimal) pasarán a ser: 0001 0000 al 0001 0101. http://hdl.handle.net/10115/5727 5. Aritmética en BCD Departamento de Tecnología Electrónica - URJC 28 Esto ocurre en el ejemplo c) S = 8 + 5 1000 +0101 1101 +0110 1 0011 8 +5 13 BCD decimal 13 > 9 Sumar 6 unidades Acarreo a las decenas 0001 0011 1 3 S = 0001 0011 Otra situación que puede ocurrir es que haya desbordamiento, en este caso también hay que sumar 6 al resultado. Ejemplo d) S = 9 + 8 1001 +1000 1 0001 +0110 1 0111 9 +8 17 BCD decimal Acarreo Sumar 6 unidades Acarreo a las decenas 0001 0111 1 7 S = 0001 0111 Por último, un ejemplo con más cifras que combina estas situaciones e) S = 1489 + 5791 1001 +0001 1010 +0110 1 0000 1489 +5791 7280 BCD decimal 10 > 9 Sumar 6 unidades 0000 0 decenas 1000 +1001 1 0001 +0110 0111 + 0001 1000 acarreo sumar 6 Acarreo a decenas 8 centenas 0100 +0111 1011 +0110 1 0001 + 0001 0010 2 11 > 9 sumar 6 Acarreo a centenas uds millar 0001 +0101 0110 0110 + 0001 0111 7 6 ≤ 9 no sumar Acarreo a uds millar S = 0111 0010 1000 0000 Así pues, como resumen de la suma en BCD: • Si no hay acarreo y el resultado es menor o igual a 9: se deja como está • Si hay acarreo o el resultado es mayor que 9: se suma 6 5.2.2. Restar en BCD (código 8-4-2-1) los siguientes números: a) 4 - 3 b) 59 - 21 c) 18 - 9 d) 7340 - 3649 Para restar dos números positivos en BCD se puede primero comprobar los signos, de manera similar a la resta en Signo-Magnitud. Se pone como minuendo el que tenga el módulo mayor, y a éste se le resta el de módulo menor. El signo del resultado será el signo de número con módulo mayor. Habrá que saber cómo se especifica el signo. La resta se realiza de manera similar a la resta decimal, se empieza por el cuarteto de la derecha y se termina en el de la izquierda, considerando los acarreos. Hay que tener en cuenta algunas particularidades. Para cada cuarteto, si no hay acarreo, el resultado se deja como está. Se muestran los casos http://hdl.handle.net/10115/5727 5. Aritmética en BCD Departamento de Tecnología Electrónica - URJC 29 a) 4 - 3 y b) 59 - 21 R = 59 + 21 0101 +0010 0011 59 +21 38 decenas decimal 1001 +0001 1000 unidades BCD 3 8 R = 0011 1000 R = 4 - 3 0100 -0011 0001 4 -3 1 BCD decimal 1 correcto R = 0001 Si hay acarreo se debe de restar 6 al resultado de la resta del cuarteto c) 18 - 9 R = 18 - 9 1000 -1001 1 1111 -0110 1001 18 - 9 09 BCD decimal Acarreo restar 6 unidades Acarreo a decenas 0 9 R = 0000 1001 decenas 0001 -0000 0001 -0001 0000 El caso de d combina ambas situaciones. d) 7340 - 3649 R = 7340 - 3649 0000 -1001 1 0111 -0110 0001 BCD 7340 -3649 3691 decimal Acarreo restar 6 unidades Acarreo a decenas 9 1 R = 0011 0110 1001 0001 decenas 0100 -0100 0000 -0001 1 1111 -0110 1001 Acarreo a centenas centenas 0011 -0110 1 1101 -0110 0111 -0001 0110 Acarreo restar 6 u. millar 0111 -0011 0100 -0001 0011 Acarreo a u. millar Acarreo restar 6 6 3 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 30 6. Aritmética en BCD XS-3 6.1. Enunciados 6.1.1. Sumar en BCD XS-3 los siguientes números: a) 4 + 3 b) 64 + 15 c) 4 + 6 d) 4068 + 1639 6.1.2. Restar en BCD XS-3 los siguientes números: a) 4 - 3 b) 65 - 13 c) 64 - 15 d) 705 - 1072 6.2. Soluciones 6.2.1. Sumar en BCD XS-3 los siguientes números: a) 4 + 3 b) 64 + 15 c) 4 + 6 d) 4068 + 1639 Las operaciones en XS3 son similares a las de BCD, teniendo las siguientes particularidades: Para cada cuarteto, en la suma, si no hay acarreo se le resta 3 al resultado, mientras que si hay acarreo se le suma 3. En el ejemplo a) no hay acarreo: S = 4 + 3 0111 +0110 1101 -0011 1010 4 +3 7 binario XS3 decimal 10XS3 SXS3 = 1010 no acarreo: restar 3 710 En el ejemplo b) tampoco hay acarreo, pero tiene dos dígitos decimales: S = 64 + 15 1001 +0100 1101 -0011 1010 decenas 0111 +1000 1111 -0011 1100 unidades binario XS3 SXS3 = 1010 1100 64 +15 79 decimal No acarreo restar 3 No acarreo restar 3 10XS3 710 12XS3 910 http://hdl.handle.net/10115/5727 6. Aritmética en BCD XS-3 Departamento de Tecnología Electrónica - URJC 31 El ejemplo c) sí tiene acarreo. Cuando esto sucede se le suma 3 al resultado: S = 4 + 6 0111 +1001 1 0000 + 0011 0011 4 +6 10 binario XS3 decimal 3XS3 SXS3 = 0100 0011 acarreo sumar 3 010 Acarreo a decenas El acarreo: 1 se pasa a XS3 (sumándole 3) 0100 4XS3 110 S = 4 + 6 0111 +1001 1 0000 + 0011 0011 binario XS3 3XS3 SXS3 = 0100 0011 acarreo sumar 3 010 Acarreo a decenas Como no hay decenas pero hay acarreo, se puede crear una suma 0+0 y se opera igual 4XS3 110 unidades 0011 +0011 0110 +0001 0111 -0011 0100 decenas no acarreo restar 3 El ejemplo c) se ha tratado el acarreo de dos formas diferentes. Como los sumandos no tienen decenas y hay un acarreo a decenas, se puede, o bien poner directamente el acarreo como un uno en XS3 : 0100. O bien hacer una suma de ceros en las decenas, y operar normalmente (restando 3 al resultado por no haber acarreo en decenas). e) S = 4068 + 1639 1011 +1100 1 0111 + 0011 1010 binario XS3 10XS3 SXS3 = 1000 1010 0011 1010 acarreo sumar 3 710 Acarreo a decenas 1001 +0110 0 1111 + 0001 1 0000 + 0011 0011 acarreo sumar 3 4068 +1639 5707 decimal 3XS3 010 Acarreo a centenas 0011 +1001 0 1100 + 0001 0 1101 - 0011 1010 no acarreo restar 3 10XS3 710 unidadesdecenascentenas 0111 +0100 0 1011 - 0011 0 1000 u. millar no acarreo restar 3 8XS3 510 6.2.2. Restar en BCD XS-3 los siguientes números: a) 4 - 3 b) 65 - 13 c) 64 - 15 d) 705 - 1072 De la misma manera que en BCD, se debe tomar como minuendo el de mayor módulo, y el resultado tendrá su mismo signo. Al contrario que en la suma, en la resta en XS3 se suma 3 si no hay acarreo y se resta 3 si lo hay. a) Este ejemplo no tiene acarreo y por lo tanto se le suma 3: R = 4 - 3 0111 -0110 0001 +0011 0100 binario XS3 4XS3 RXS3 = 1010 No acarreo sumar 3 110 b) Este ejemplo es igual que el anterior, sólo que con dos cifras decimales: R = 65 - 13 1001 -0100 0101 +0011 1000 decenas 1000 -0110 0010 +0011 0101 unidades binario XS3 RXS3 = 1000 0101 65 +13 52 decimal No acarreo sumar 3 No acarreo sumar 3 8XS3 510 5XS3 210 http://hdl.handle.net/10115/5727 6. Aritmética en BCD XS-3 Departamento de Tecnología Electrónica - URJC 32 c) Este ejemplo tiene acarreo en las unidades. Por tanto al resultado de las unidades se le resta 3 y se pasa el acarreo a las decenas (restando): R = 64 - 15 1001 -0100 0101 -0001 0100 +0011 0111 decenas 0111 -1000 1 1111 -0011 1100 unidades binario XS3 RXS3 = 0111 1100 64 -15 49 decimal acarreo: restar 3 7XS3 410 12XS3 910 Acarreo a decenas no acarreo sumar 3 d) Este ejemplo combina ambas situaciones y además el sustraendo es mayor que el minuendo. R = 705 - 1072 1010 -0011 0111 -0001 0110 +0011 1001 decenas 0101 -1000 1 1101 -0011 1010 unidades binario XS3 RXS3 = - 0011 0110 1001 1010 1072 - 705 0367 decimal acarreo: restar 3 9XS3 610 10XS3 710 Acarreo a decenas no acarreo sumar 3 -367 Restamos 1072-705 y se cambia el signo al resultado 0011 -1010 1 1001 -0011 0110 centenas 6XS3 310 acarreo: restar 3 0100 -0011 0001 -0001 0000 +0011 0011 u millar 3XS3 010 Acarreo a u. millar no acarreo sumar 3 Se añade signo negativo (el enunciado tendría que especificar el formato) Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 33 7. Algebra de Boole y funciones lógicas 7.1. Enunciados 7.1.1. Utilizando las leyes de De Morgan, obtener una expresión en forma de sumas de productos para las siguientes funciones: a) F x y x y z= + +( )( ) b) )·(·)·( zyxxzyxF ++= 7.1.2. Aplicando las leyes de De Morgan, obtener el complemento de las siguientes funciones a) f x y yz x y= + +( )( ) b) g y x z y xz xz= + + +( ) ( ) c) h x y x z yz x y= + +( )( ) 7.1.3. Verificar, mediante manipulaciones algebraicas adecuadas, las siguientes igualdades, justificando cada uno de los pasos haciendo referencia a un postulado o a un teorema a) ( )( )x y xy x y xy+ + + = 0 b) ( )( )x y x y xy xz yz xy x yz+ + + + = + 7.1.4. Simplificar la siguiente función lógica por métodos algebraicos ABCBDCADBCBADCBAf ⋅+⋅⋅+⋅+⋅++⋅= )()()(),,,( 7.1.5. Simplificar por Karnaugh la función cuya expresión en términos canónicos es: ∑= 3 )6,5,3(),,( mzyxf 7.1.6. Utilizando los mapas de Karnaugh, simplificar las siguientes funciones de conmutación, obtenerlas en función de suma de productos o producto de sumas: a) f(w,x,y,z) = ∑m(5,6,9,10) b) f(x,y,z) = ∑m(2,3,4,5,6,7) c) f(x,y,z) = ∑m(2,4,5,6) d) f(w,x,y,z) = ∑m(3,6,7,11,12,14,15) 7.1.7. Demostrar que las tres funciones elementales AND, OR y NOT pueden realizarse mediante las funciones NAND y NOR http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 34 7.1.8. Comprobar las siguientes relaciones relativas a la función EXOR: a) { x x x x ⊕ = ⊕ = 0 1 b) { xx xx =⊕ =⊕ 1 0 c) x y z x z y⊕ = ⇒ ⊕ = d) x y z x y z⊕ = ⇒ ⊕ ⊕ = 0 7.1.9. Obtener la tabla de verdad que corresponde a las siguientes funciones de conmutación expresadas algebraicamente: a) F xy xz yz= + + b) G x z y z= + +( )( ) 7.1.10. Para cada una de las funciones dadas a continuación, dibujar un circuito con puertas AND, OR Y NOT que la sintetice: a) F xyz y xz z= + +( ) b) G x y z x yz= + + +( )( ) c) H x y xz x yz= + +( )( ) 7.1.11. Para cada circuito obtener un circuito equivalente con el mínimo número de puertas lógicas: a) CA B b) ZX Y W 7.1.12. Obtener la función de conmutación sintetizada por el circuito de la figura: 7.1.13. Para la siguiente función lógica obtener: 1) Obtener mediante operaciones lógicas las formas canónicas en 1ª Forma Normal (1FN) y 2ª Forma Normal (2FN) 2) Elaborar la tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar las representaciones en puertas lógicas del circuito correspondiente a la 1FN, 2FN, y las correspondientes de SOP y POS obtenidas del mapa de Karnaugh http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 35 DCCBCBAADCBAF ···)··(),,,(     + += 7.1.14. Obtener los mismos puntos del apartado anterior para la siguiente función lógica: )()····(),,( BACBABCABACBAF +++++= 7.1.15. Del circuito siguiente obtener: 1) La ecuación de la salida en suma de productos 2) La tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar el esquema en puertas de las ecuaciones en suma de productos y producto de sumas simplificadas A P E B F X R S 7.1.16. Obtener los mismos puntos del apartado anterior para el siguiente circuito: A ZB C M N P Q 7.2. Soluciones 7.2.1. Utilizando las leyes de De Morgan, obtener una expresión en forma de sumas de productos para las siguientes funciones: a) zyzyxyxzyxyxzyxyxF +=++=+++=++= ··)()()·()( b) zyzxxzyzxxyxzyxzxyxzyxzxyxF ·····)·()··()·(·)··( ++=+++=+++=++= Hasta aquí es suficiente, aunque todavía se puede simplificar más: =+++=+++=++= zyxzyxzxxzyxxzxxzyzxx ······)·(···1· zxzxxzxxyzxzyxzyxzxzyxx +=+=+=+++=+++= ·1··1·)1·(·)·1()···()··( El último paso aplicando el teorema de absorción: zxzxx +=+ · . Demostración: =+++=+++=++=++=+ zxzxzxxzxzzxxzxxxzxxxzxx ·)··(·)·(·1··· zxzxxxzzxzxzxzxx +=+=+++=+++= 1·1·)·()1()··()·( http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 36 7.2.2. Aplicando las leyes de De Morgan, obtener el complemento de las siguientes funciones a) f x y yz x y= + +( )( ) =+++=+=+++=++= ))·((···)()())(( yxzyyxyxyzyxyxyzyxyxyzyxf =++++=++++= zyzxyxyxzyzxyyyxyx ··0)··()····(· zyxzyzxx ··· +=++= b) g y x z y xz xz= + + +( ) ( ) =++++=++=+++= ))()·()(()(·)()()( zxzxyzxyzxzxyzxyzxzxyzxyg =++++=++= )))·(()·(·())·()·(·( zxzxyzxyzxzxyzxy =+++++=+++++= )0··0)·(·())····)·(·( zxzxyzxyzzzxzxxxyzxy =+++++=+++= zzxxzzxxzyxzyxzyxyyzxzxyzxy ·············)··)·(·( zxzyxzxzxzyxzxzyxzyxzyx ····)·(···0)····(··0 +=++=+++++= c) h x y x z yz x y= + +( )( ) =+++=+++++=++= yxyzzxyxyxyzzxyxyxyzzxyxh ··)·()()·)((· =++++++=+++++= )····(·))·((· zyzxyyyxzxyxyxzyzxyx zxyxzxzyyzxyxxzyzxyxzxyx ++=+++++=+++++= ·)·()··(···· 7.2.3. Verificar, mediante manipulaciones algebraicas adecuadas, las siguientes igualdades, justificando cada uno de los pasos haciendo referencia a un postulado o a un teorema a) ( )( )x y xy x y xy+ + + = 0 (x + y + x·y)·(x + y)·x·y (x + x·y) = x (x + y )·(x + y)·x·y (x + y) (x + y) = (x + y) (x + y )·x·y = x·x·y + x·y·y = 0 0 0 teorema de absorción teorema de idempotencia teorema de identidad b) zyxxyyzzxxyyxyx ·))(( +=++++ (x + y + x y) (x y + x z + y z) (x + x·y) = x (x + y ) (x y + x z + y z) y z = 1· y z = (x + x) y z = = x y z + x y z (x + y ) (x y + x z + x y z + x y z) x y + x y z = x y x z + x y z = x z (x + y ) (x y + x z) x x y + x x z + x y y + x y z 0 0 x x y + x y z teorema de absorción elemento neutro propiedad distributiva teorema de identidad teorema de absorción propiedad distributiva teorema de identidad teorema de idempotencia te o re m a de co ns e ns o te o re m a de co ns e ns o 7.2.4. Simplificar la siguiente función lógica por métodos algebraicos =⋅+⋅⋅+⋅+⋅++⋅= ABCBDCADBCBADCBAf )()()(),,,( ( )=++++⋅= ABCBDCADBCBA )(·)··(···)( ( ) ( ) =+++++++= )··()()··()( ABCBDCADBCBA =+++++= )·)·(·)·()·(·( ACBDCBADBCBA =+++++++++= ))·()·()·()·()·()·(( CABADBACBADBCABA [ ][ ] =+++++++++= ))·(·())·((·))·()·(( DBBACACADBACBABA http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 37 [ ][ ] =++++= ))·(·(· DBBACABA [ ] =++++= ))·(·())·(( DBCABABA DABADBADBCAA ··)·())·(]·([ +=+=++= 7.2.5. Simplificar por Karnaugh la función cuya expresión en términos canónicos es: ∑= 3 )6,5,3(),,( mzyxf tabla de verdad X Y Z f 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 m3 m5 m6 0 0 1 0 0 1 0 1 00 01 11 10 0 1 YZ X f(X,Y,Z)=XYZ+XYZ+XYZ 7.2.6. Utilizando los mapas de Karnaugh, simplificar las siguientes funciones de conmutación, obtenerlas en función de suma de productos o producto de sumas a) f(w,x,y,z) = ∑m(5,6,9,10) tabla de verdad W X Y Z f 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 m9 m5 m6 m10 0 0 0 0 0 1 0 1 00 01 11 10 00 01 YZ WX 0 0 0 0 0 1 0 1 11 10 f(W,X,Y,Z)=WXYZ+WXYZ+WXYZ+WXYZ SOP POS 0 0 0 0 0 1 0 1 00 01 11 10 00 01 YZ WX 0 0 0 0 0 1 0 1 11 10 W+X Y+ZY+Z W+X f(W,X,Y,Z)=(W+X)·(W+X)·(Y+Z)·(Y+Z) b) f(x,y,z) = ∑m(2,3,4,5,6,7) tabla de verdad X Y Z f 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 m2 m5 m6 0 0 1 1 1 1 1 1 00 01 11 10 0 1 YZ X f(X,Y,Z)= X + Y m3 m4 m7 Y X 0 0 1 1 1 1 1 1 00 01 11 10 0 1 YZ X X+Y SOP POS f(X,Y,Z)= X + Y La Z no interviene en la función http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 38 c) f(x,y,z) = ∑m(2,4,5,6) XY XZ dentro de XY+YZ tabla de verdad X Y Z f 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 m2 m5 m6 0 0 0 1 1 1 0 1 00 01 11 10 0 1 YZ X m4 XY SOP POS YZ f(X,Y,Z)= XY + YZ 0 0 0 1 1 1 0 1 00 01 11 10 0 1 YZ X X+Y Y+Z f(X,Y,Z)= (X+Y)·(Y+Z) Comprobación de igualdad (no es necesaria): = XY+XZ+YY+YZ 0 = XY+XZ+YZ 0 0 0 1 1 1 0 1 00 01 11 10 0 1 YZ X YZ absorción f(X,Y,Z)= (X+Y)·(Y+Z) = XYZ+XYZ = XY+XYZ+YZ+XYZ = XY = YZ = XY+YZ identidad a=a·1=a·(b+b)=ab+ab XY+XZ+YZ Esta expresión tiene el producto XZ, que está contenido en los dos otros productos (XY+YZ): d) f(w,x,y,z) = ∑m(3,6,7,11,12,14,15) tabla de verdad W X Y Z f 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 m11 m3 m6 m12 f(W,X,Y,Z)=XY+YZ+WXZ POS m7 m14 m15 0 0 1 0 0 0 1 1 00 01 11 10 00 01 YZ WX 1 0 1 1 0 0 1 0 11 10 SOP WXZ YZ XY f(W,X,Y,Z)=(W+Y)·(X+Z)·(Y+Z) 0 0 1 0 0 0 1 1 00 01 11 10 00 01 YZ WX 1 0 1 1 0 0 1 0 11 10 X+Z Y+Z W+Y 7.2.7. Demostrar que las tres funciones elementales AND, OR y NOT pueden realizarse mediante las funciones NAND y NOR http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 39 Puerta NOT (inversor) hecha con puertas NAND AA NOT A A 0 1 1 0 AA A A B S 0 0 1 0 1 1 1 0 1 1 1 0 NAND Si B=A A A S 0 0 1 0 1 1 1 0 1 1 1 0 S = A A A Si B=A no se pueden dar Puerta NOT (inversor) hecha con puertas NOR NOT AA A A 0 1 1 0 AA A A B S 0 0 1 0 1 0 1 0 0 1 1 0 NOR Si B=A A A S 0 0 1 0 1 0 1 0 0 1 1 0 S = A A A Si B=A no se pueden dar Z = X·Y X Y Z Z Z = X · Y X Y NAND NAND A A ZX Y Puerta AND hecha con puertas NAND Puerta AND hecha con puertas NOR Z = X · Y X Y Z De Morgan Z = X + Y ZX Y ZX Y Z X Y Puerta OR hecha con puertas NAND ZX Y Z = X + Y De Morgan Z = X · Y ZX Y ZX Y Z X Y http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 40 Puerta OR hecha con puertas NOR Z Z = X +Y X Y NOR NOR ZX Y Z = X + Y ZX Y 7.2.8. Comprobar las siguientes relaciones relativas a la función EXOR: a) x ⊕ x = 0 A B S 0 0 0 0 1 1 1 0 1 1 1 0 XOR x ⊕ x A=x y B=x entonces hay 2 posibilidades: A=B=0 → S=0 A=B=1 → S=0 Por tanto x ⊕ x = 0 teorema de identidad Otra manera: Se extrae la 1FN de la XOR: A ⊕ B = AB+AB Se sustituye A=x , B=x x ⊕ x = xx+xx = 0 0 0 1=⊕ xx A B S 0 0 0 0 1 1 1 0 1 1 1 0 XOR x ⊕ x A=x y B=x entonces hay 2 posibilidades: A=0 ; B=1 → S=1 A=1 ; B=0 → S=1 Por tanto x ⊕ x = 1 Otra manera: Se extrae la 1FN de la XOR: A ⊕ B = AB+AB Se sustituye A=x , B=x x ⊕ x = xx+xx = x + x=1 x xx=x b) x ⊕ 0 = x A B S 0 0 0 0 1 1 1 0 1 1 1 0 XOR x ⊕ 0 A=x y B=0 entonces hay 2 posibilidades: A=0 → S=0 A=1 → S=1 Por tanto x ⊕ 0 = x Otra manera: Se extrae la 1FN de la XOR: A ⊕ B = AB+AB Se sustituye A=x , B=0 x ⊕ 0 = x·0+x·0 = x·1=x 0 S=A xx =⊕1 A B S 0 0 0 0 1 1 1 0 1 1 1 0 XOR x ⊕ 1 A=x y B=1 entonces hay 2 posibilidades: A=0 → S=1 A=1 → S=0 Por tanto x ⊕ 1 = x Otra manera: Se extrae la 1FN de la XOR: A ⊕ B = AB+AB Se sustituye A=x , B=1 x ⊕ 1 = x·1+x·1 = x + x·0 = x 0 S=A c) x y z x z y⊕ = ⇒ ⊕ = d) x y z x y z⊕ = ⇒ ⊕ ⊕ = 0 x ⊕ y = z ⇒ x ⊕ y ⊕ z = 0 x y z=x⊕y w=(x⊕y)⊕z 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 w = x ⊕ y ⊕ z = (x ⊕ y) ⊕ z= z ⊕ z = 0 z http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 41 x y z=x⊕y w=x⊕z 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 1 z = x ⊕ y = xy+xy y = w w=x ⊕ z = xz + xz = x(xy+xy)+x(xy+xy) = xxy+xxy+x(xy·xy) = xy+x(x+y)·(x+y) 0x =xy+x(xx+xy+xy+yy)= xy+xxy+xxy)= 0 0 0x = xy+xy=(x+x)y=y ZX Y W Es equivalente a: Y Por tanto W 7.2.9. Obtener la tabla de verdad que corresponde a las siguientes funciones de conmutación expresadas algebraicamente: a) F xy xz yz= + + X Y Z XY XZ YZ F 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 1 b) G x z y z= + +( )( ) X Y Z X+Z Y+Z G 0 0 0 1 0 0 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 1 0 1 0 7.2.10. Para cada una de las funciones dadas a continuación, dibujar un circuito con puertas AND, OR Y NOT que la sintetice: a) F xyz y xz z= + +( ) FX Y Z http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 42 b) G x y z x yz= + + +( )( ) G X Y Z c) H x y xz x yz= + +( )( ) H Z X Y 7.2.11. Para cada circuito obtener un circuito equivalente con el mínimo número de puertas lógicas: a) CA B CA B CA B CA B b) ZX Y W X Y Z=X⊕Y W=X⊕Z 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 1 y = w Y W analizando la tabla de verdad vemos que W=Y Por tanto no se necesita ninguna puerta lógica También se puede analizar de otra manera: Z=YX='0' Y En la XOR, si X='0' entonces Z=Y (deja pasar la otra señal) Z=Y X='0' Y W=Y Si X='1' entonces Z=Y (niega la otra señal) Z=YX='1' Y Por tanto Z=Y X='1' Y W=Y=Y Independientemente de X la salida siempre será Y: W = Y http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 43 7.2.12. Obtener la función de conmutación sintetizada por el circuito de la figura: xy yz uv yz·u yz·u + uv (yz·u + uv)·xy (yz·u + uv)·xyPor tanto la función de conmutación es: F = 7.2.13. Para la siguiente función lógica obtener: 1) Obtener mediante operaciones lógicas las formas canónicas en 1ª Forma Normal (1FN) y 2ª Forma Normal (2FN) 2) Elaborar la tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar las representaciones en puertas lógicas del circuito correspondiente a la 1FN, 2FN, y las correspondientes de SOP y POS obtenidas del mapa de Karnaugh =    +   += DCCBCBAADCBAF ···)··(),,,( 1) Obtención de la 1FN y 2FN ( )( ) =+=    + += DCCBCBAADCCBCBAADCBAF ····)··(···)··(),,,( ( ) =++++=++++ ))·()·(··())·(·()·( DCCBCABAADCCBCBAA Por el teorema de absorción BABAA +=+ · ))·()·(( DCCBCBA ++++= Tenemos la ecuación en Producto de Sumas (POS), ahora para cada producto vemos qué variable falta, y le añadimos el producto de dicha variable por su complemento (que es igual a 0) para obtener la 2FN: ( )( )( )=++++++++=++++ DCBBAADDCBAADDCBADCCBCBA )·)·(·(·)·()·(·)·())·()·(( )·)·()·()·()·()·(( DCBADCBADCBADCBADCBADCBA ++++++++++++++++++= ))·()·()·(·( DCBADCBADCBADCBA ++++++++++++ Quitando los repetidos obtenemos la 2FN: )·)·()·()·()·(( DCBADCBADCBADCBADCBA +++++++++++++++ ))·()·(·( DCBADCBADCBA +++++++++ Para obtener la 1FN multiplicamos el producto de sumas: =++++++=++++ ))·(······())·()·(( DCCCBCCBBBCABADCCBCBA =+++++=+++= DBCBDCACCADBACBADCBCABA ··········))·(··( =+++++=+++++= )···()···()···(········· DCACADBDBACBCBADBCBDCACADBACBA http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 44 CADBCBCADBCB ···)·()·()·( ++=++= Ya tenemos la ecuación en Suma de Productos (SOP), ahora para cada suma, vemos qué variable le falta y le multiplicamos la suma de dicha variable por su complemento (que da 1), obteniendo así la 1FN: =++++++++=++ )·()··()··()·()·(·)·(··· DDCBBADCCBAADDCBAACADBCB ++++++++= DCBADCBADCBADCBADCBADCBADCBADCBA ························ DCBADCBADCBADCBA ············ ++++ Quitando los repetidos obtenemos la 1FN: DCBADCBADCBADCBADCBADCBADCBADCBA ························ +++++++= 2) Elaboración de la tabla de verdad La tabla de verdad la obtenemos directamente de la 1FN ó 2FN. Si tomamos la 1FN, cada uno de los minitérminos aporta un '1' a la tabla de verdad. Las posiciones que no se hayan rellenado irán con '0'. Si tomamos la 2FN, cada uno de los maxitérminos aporta un '0' a la tabla de verdad. Se debe recordar, que en la tabla de verdad a partir de maxitérminos se ponen los literales complementados. En el resto de posiciones se ponen '1'. El resultado debe ser el mismo haciéndolo por la 1FN y la 2FN. Y por tanto, la suma del número de mintérminos y maxitérminos debe ser igual al número de posibilidades: 2N (siendo N el número de variables). Para mostrarlo, en la figura se muestra la obtención de la tabla de verdad por la 1FN y la 2FN (no hace falta hacer dos tablas de verdad). A B C D F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D Por la 1FN Por la 2FN A B C D F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 3) Mapa de Karnaugh 1 1 0 1 0 0 0 0 00 01 11 10 00 01 CD AB 1 1 0 0 1 1 0 1 11 10 1 1 0 1 0 0 0 0 00 01 11 10 00 01 CD AB 1 1 0 0 1 1 0 1 11 10 B·D B·CA·C C+D B+C A+B f = A·C+B·C+B·D f = (A+B)·(B+C)·(C+D) SOP POS http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 45 4) Ecuaciones: En suma de productos DBCBCAf ··· ++= En producto de sumas ))·()·(( DCCBBAf +++= 5) Esquemas en puertas lógicas: F A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A·B·C·D A B C D A·B·C·D 1FN A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D A+B+C+D 2FN F A B C D A+B+C+D http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 46 A B D F C SOP A B D F C POS Se ve que las formas normales son mucho más complejas que las SOP y POS obtenidas por Karnaugh 7.2.14. Para la siguiente función lógica obtener: 1) Obtener mediante operaciones lógicas las formas canónicas en 1ª Forma Normal (1FN) y 2ª Forma Normal (2FN) 2) Elaborar la tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar las representaciones en puertas lógicas del circuito correspondiente a la 1FN, 2FN, y las correspondientes de SOP y POS obtenidas del mapa de Karnaugh a) )()····(),,( BACBABCABACBAF +++++= 1) Obtención de la 1FN y 2FN ( ) =+++++=+= BACBBACABABACBBACABAF ·))·()·()·((·)·)·(·)·(·)·(·( ( ) =+++++ BACBCABABA ·))·(·())·(( Como BBBAABABA =+=+=++ 0)·())·(( entonces: BACBCAB ·))·(·( +++= Para ponerla en SOP: BACBCBABABACCBCABABBACBCAB ······)····(·))·(·( +++=++++=+++ BACBBA ··· ++= Obtenemos la 1FN: =+++++ )·(··)·()·(· CCBACBAACCBA CBACBACBACBACBACBACBACBACBACBACBA ······················ ++++=+++++= 1FN: CBACBACBACBACBA ·········· ++++ Para la 2FN obtenemos la ecuación en POS: ( )( )=++++++=+++ BCBCABACBCABBACBCAB )))·(·((·)))·(·((·)))·(·(( ( )( )=++++++++++= ))·()·((·))·()·(( CBBCBABBCBACAABA ( )( ) =+++++=+++++++= ))·()·(()1)·(·(1·))·(1)·(( CBACBABACCBACBACBA ))·(( CBABA +++= http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 47 Obtenemos la 2FN: ))·()·(()))·(·(( CBACBACBACBACCBA ++++++=++++= 2FN: ))·()·(( CBACBACBA ++++++ 2) Elaboración de la tabla de verdad A B C F 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0 A·B·C A·B·C A·B·C A·B·C A+B+C A·B·C A+B+C A+B+C 3) Mapa de Karnaugh 1 0 1 1 1 1 0 0 00 01 11 10 0 1 BC A SOP A·B A·BB·C F=A·B+A·B+B·C 1 0 1 1 1 1 0 0 00 01 11 10 0 1 BC A POS A+B+C A+B F=(A+B)·(A+B+C) 4) Ecuaciones En suma de productos CBBABAf ··· ++= En producto de sumas ))·(( CBABAf +++= 5) Esquemas en puertas lógicas: A·B·C A·B·C A·B·C A·B·C A·B·C A B C 1FN F http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 48 A+B+C A+B+C A+B+C A B C 2FN F SOP POS A B F C A B F C 7.2.15. Del circuito siguiente obtener: 1) La ecuación de la salida en suma de productos 2) La tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar el esquema en puertas de las ecuaciones en suma de productos y producto de sumas simplificadas 1) Ecuación de la salida en suma de productos Identificamos la ecuación de cada señal en el esquema: Y obtenemos la ecuación en SOP: A P E B F R= S= P= A·E=A+E (A·E)·(B·F) B·F X= ((A·E)·(B·F))⊕(A·E) X=((A·E)·(B·F))⊕(A·E) (A·E+B·F)⊕(A+E)= (A·E+B·F)·(A+E)+(A·E+B·F)·(A+E)= (A·E+B·F)·A·E+(A·E)·(B·F)·(A+E)= A·E+(A+E)·(B+F)·(A+E)= A·E+(A+E)·(B+F)= A·E+A·B+A·F+B·E+E·F FEEBFABAEAX ····· ++++= http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 49 2) Tabla de verdad Una de las maneras de elaborar la tabla de verdad es ir evaluando los valores a las salidas de cada una de las puertas. A B E F R S P X 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 P⊕RA+E B+F R·S 3) Mapa de Karnaugh 4) Ecuaciones en SOP y POS 1 0 1 1 1 1 1 1 00 01 11 10 00 01 EF AB 1 1 1 1 1 0 0 1 11 10 A·E B F 1 0 1 1 1 1 1 1 00 01 11 10 00 01 EF AB 1 1 1 1 1 0 0 1 11 10 A+B+FB+E+F X = A·E+B+F X= (B+E+F)·(A+B+F) SOP POS 5) Esquema de la ecuaciones en SOP y POS simplificadas A E F B X SOP A E F B X POS 7.2.16. Del circuito siguiente obtener: 1) La ecuación de la salida en suma de productos 2) La tabla de verdad del circuito 3) Hacer el mapa de Karnaugh 4) Obtener a partir del mapa de Karnaugh la ecuación simplificada en suma de productos (SOP) y productos de sumas (POS) 5) Dibujar el esquema en puertas de las ecuaciones en suma de productos y producto de sumas simplificadas http://hdl.handle.net/10115/5727 7. Algebra de Boole y funciones lógicas Departamento de Tecnología Electrónica - URJC 50 1) Ecuación de la salida en suma de productos A Z= B C M= N= P= Q= A+B A·B B·C (A+B)·(A·B) (A+B)·(A·B)+B·C Z=(A+B)·(A·B)+B·C Z=(A+B)·(A+B)+B·C Z=(A·A+A·B+A·B+B·B)+B·C Z=A·B+A·B+B·C CBBABAZ ··· ++= 2) Tabla de verdad 3 y 4) Mapa de Karnaugh y ecuaciones minimizadas A B C M N Q P Z 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 1 1 A+B B·CA·B M·N Q+P 0 0 1 1 1 1 1 0 00 01 11 10 0 1 BC A SOP A·B A·B B·C Z=A·B+A·B+B·C 0 0 1 1 1 1 1 0 00 01 11 10 0 1 BC A POS A+B A+B+C Z=(A+B)·(A+B+C) 5) Esquema en puertas de la ecuaciones en SOP y POS simplificadas: A B C Z A B C Z SOP POS Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 51 8. Bloques combinacionales 8.1. Enunciados 8.1.1. Realizar un multiplexor de 4 entradas de datos en función de multiplexores de 2 entradas de datos SEL M 0 1 MUX2 Y N SEL1 A 00 01 10 11 MUX4 Z B C D SEL0 Realizar En función de 8.1.2. Realizar un multiplexor de 2 entradas de datos de dos bits de ancho, en función de multiplexores de 2 entradas de datos de un bit de ancho. SEL M 0 1 MUX2 Y N Realizar En función de SEL A(1:0) 0 1 MUX2_2b Z(1:0) B(1:0) 2 2 2 8.1.3. Realizar un decodificador de 4 entradas y 16 salidas a partir de decodificadores de 2 entradas y 4 salidas. 8.1.4. Explicar brevemente la implementación de una función lógica mediante un multiplexor y un decodificador. ¿Cuál de las dos opciones es preferible? http://hdl.handle.net/10115/5727 8. Bloques combinacionales Departamento de Tecnología Electrónica - URJC 52 8.2. Soluciones 8.2.1. Realizar un multiplexor de 4 entradas de datos en función de multiplexores de 2 entradas de datos A 0 1B SEL1 A 00 01 10 11 MUX4 Z B C D SEL0 SEL0 C 0 1D SEL1 0 1 Z 8.2.2. Realizar un multiplexor de 2 entradas de datos de dos bits de ancho, en función de multiplexores de 2 entradas de datos de un bit de ancho. Simplemente hay que tomar un multiplexor para cada índice: SEL A(1) 0 1 MUX2 Z(1) B(1) SEL A(0) 0 1 MUX2 Z(0) B(0) Dibujado todo junto queda: SEL A(1:0) 0 1 Z(1:0) B(1:0) 2 2 2 A(1) A(0) B(1) B(0) 0 1 A(0) B(1) Z(1) Z(0) 8.2.3. Realizar un decodificador de 4 entradas y 16 salidas a partir de decodificadores de 2 entradas y 4 salidas. La tabla de verdad del decodificador de 2 a 4 es la siguiente: A0 A1 S0 S1 S2 S3E DECOD 2a4 E A1 A0 S3 S2 S1 S0 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 http://hdl.handle.net/10115/5727 8. Bloques combinacionales Departamento de Tecnología Electrónica - URJC 53 Y la tabla de verdad del decodificador que queremos obteneres la siguiente: A0 A1 S0 S1 S2 S3 E DECOD3a8 S4 S5 S6 S7 A2 A3 S8 S9 S10 S11 S12 S13 S14 S15 E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 0 X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 d ecod 1 d ecod 2 d ecod 3 d ecod 4 d ecod 1 d ecod 2 d ecod 3 d ecod 4 En la tabla de verdad vemos que las señales de salida se han agrupado de cuatro en cuatro. En la siguiente figura se han separado estos grupos más el caso en que E='0'. E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 0 X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 todas '0' E = '0': Inhabilitado E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 todas '0' igual que decod2a4 para las entradas A1 y A0 A3 = '0' A2 = '0' A3 = '0' A2 = '0' 1er decod activo cuando todas '0' igual que decod2a4 A3 = '0' A2 = '1' A3 = '0' A2 = '1' 2º decod activo cuando E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 todas '0' todas '0'igual que decod2a4 A3 = '1' A2 = '0' A3 = '1' A2 = '0' 3er decod activo cuando todas '0' E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 todas '0'igual que decod2a4 A3 = '1' A2 = '1' A3 = '1' A2 = '1' 4º decod activo cuando E A3 A2 A1 A0 S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 misma secuencia http://hdl.handle.net/10115/5727 8. Bloques combinacionales Departamento de Tecnología Electrónica - URJC 54 Podemos ver que para cada grupo se puede utilizar un decodificador de 2 a 4. Todos los decodificadores tendrán las mismas entradas A1 y A0. La única diferencia está en las salidas a las que se conecta cada decodificador, y la habilitación. Por ejemplo, el primer decodificador tendrá como salidas S0, S1, S2 y S3 y sólo estará habilitado cuando A3='0' y A2='0'; el segundo decodificador estará habilitado cuando A3='0' y A2='1'. Y de manera similar para el tercer y cuarto decodificador (como lo muestra la figura). Así que usaremos cuatro decodificadores de 2 a 4 para las 16 salidas. Además necesitaremos crear la lógica que se encargue de habilitar cada decodificador. Si nos fijamos en las señales A3 y A2 de la tabla de verdad, y de cómo habilitan a cada decodificador, podemos extraer la tabla de verdad de la figura. En ella se ponen las señales de habilitación de cada decodificador (E4, E3, E2, E1) en función de la habilitación general (E) y las entradas A3 y A2. Podemos ver que la tabla de verdad se corresponde con la tabla de verdad de un decodificador de 2 a 4, así que para las señales de habilitación de los cuatro decodificadores usaremos otro decodificador de 2 a 4. E A3 A2 E4 E3 E2 E1 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 Señales de habilitación de los 4 decodificadores 1er decodificador habilitado Ningún decodificador habilitado 2º decodificador habilitado 3er decodificador habilitado 4º decodificador habilitado Y conectamos los decodificadores: 8.2.4. Explicar brevemente la implementación de una función lógica mediante un multiplexor y un decodificador. ¿Cuál de las dos opciones es preferible? Con un multiplexor: Si tenemos el mismo número de variables que señales de selección, simplemente hay que poner unos o ceros en las entradas del multiplexor según los términos mínimos de la función a realizar. Si tenemos mayor número de variable, se puede obtener la función lógica o el mapa de Karnaugh, agrupando las variables según las variables que se hayan escogido como señales de selección. http://hdl.handle.net/10115/5727 8. Bloques combinacionales Departamento de Tecnología Electrónica - URJC 55 Y(A,B,C,D)=Σm(1,2,6,7,10,14,15) CD AB 00 01 11 10 0 1 0 1 0 0 1 1 00 01 0 0 1 1 0 0 0 1 11 10 B 1A '0' 00 01 10 11 MUX4 Z '1' '1' '0' B Z(A,B)=Σm(1,2)=A·B+A·B términos mínimos 1 y 2 A·B A B C '0' 00 01 10 11 Y '1' D Mismo número de variables que entradas de selección Mayor número de variables que entradas de selección Con un decodificador: Si tenemos el mismo número de variables que entradas del decodificador, se unen con una puerta OR todas las salidas correspondientes a los términos mínimos de la función. Z(A,B)=Σm(1,2)=A·B+A·B DECOD2a4 A B I0 I1 EN VCC S0 S1 S2 S3 m0 m1 m2 m3 Z Ventajas: Si se tiene el mismo número de variables que entradas de selección, la ventaja del multiplexor es que no hace falta añadir ninguna puerta externa. Sin embargo con el decodificador necesitamos una puerta OR. Por otro lado, con más variables que entradas de selección el multiplexor reduce la complejidad del mapa de Karnaugh. El decodificador también podría utilizarse cuando hubiese más variables que señales de entrada, aunque el método de diseño no es tan fácil como el empleado en el multiplexor Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 56 9. Elementos de memoria 9.1. Enunciados 9.1.1. Realizar un biestable J-K a partir de un biestable T. Explicar el procedimiento 9.2. Enunciados 9.2.1. Realizar un biestable J-K a partir de un biestable T. Explicar el procedimiento 1) Ponemos la tabla de verdad completa de lo que queremos: el biestable J-K 2) Incluimos en la tabla una columna que nos diga cómo obtener el paso de Q(t-1) a Q(t) con lo que partimos: el biestable T Como es un biestable T, cuando Q(t) sea igual a Q(t-1), T será '0' . Mientras que cuando sean distintos T tendrá que ser '1' 3) Ahora, con las entradas J, K y Q(t-1) hallamos la lógica necesaria para obtener T 4) Esto lo hacemos mediante su mapa de Karnaugh http://hdl.handle.net/10115/5727 Departamento de Tecnología Electrónica - URJC 57 5) Y dibujamos el circuito final Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 58 10. Análisis de circuitos 1 10.1. Enunciados 10.1.1. Dibujar la forma de onda a la salida del circuito de la figura durante 6 ciclos de la señal de reloj CLK, considerando a) El circuito ideal, es decir, los tiempos de propagación de las puertas son 0 ns. b) Tiempo de propagación de las puertas vale δ=10ns. La frecuencia de la señal de reloj es de 1 MHz. U3A 7400 1 2 3 U3B 7400 4 5 6 U3C 7400 9 10 8 U3D 7400 12 13 11 U4A 7486 1 2 3 CLK s0 s1 s3 s2 SALIDA 10.1.2. Completar el cronograma adjunto para el circuito de la figura. ¿Cuál es el cometido de este circuito lógico? 10.1.3. Completar la tabla de verdad que describe el siguiente circuito lógico. Indicar a qué biestable corresponde el circuito, y qué señales son A y B http://hdl.handle.net/10115/5727 10. Análisis de circuitos 1 Departamento de Tecnología Electrónica - URJC 59 A B Q(t) Operación 10.2. Soluciones 10.2.1. Dibujar la forma de onda a la salida del circuito de la figura durante 6 ciclos de la señal de reloj CLK, considerando a) El circuito ideal, es decir, los tiempos de propagación de las puertas son 0 ns. b) Tiempo de propagación de las puertas vale δ=10ns. La frecuencia de la señal de reloj es de 1 MHz. U3A 7400 1 2 3 U3B 7400 4 5 6 U3C 7400 9 10 8 U3D 7400 12 13 11 U4A 7486 1 2 3 CLK s0 s1 s3 s2 SALIDA a) Si el circuito fuese ideal, el efecto de las puertas NAND, que funcionan como inversores, se anula, y por tanto en ambas entradas de la XOR tendríamos la misma señal CLK. Por tanto, la salida sería '0' durante todo el tiempo. Clk Salida '0' b) El circuito es real, y tanto las puertas NAND como la XOR introducen retardo. Así que transcurre un tiempo desde que hay una transición en la señal CLK hasta que se estabiliza SALIDA. Cada puerta hace que haya un retardo y por lo tanto se van acumulando como muestra la siguiente figura (no está a escala). Al final la salida es 1 en los instantes cuando CLK≠S3, aunque también ésta salida sufre el retardo debido a la XOR. Clk Salida S0 S1 S2 S3 10 ns 10 ns S3≠Clk: Salida='1' retardo de la XOR http://hdl.handle.net/10115/5727 10. Análisis de circuitos 1 Departamento de Tecnología Electrónica - URJC 60 En 6 ciclos de reloj, el cronograma sería como el siguiente (no está a escala) Clk Salida S0 S1 S2 S3 1000ns 10.2.2. Completar el cronograma adjunto para el circuito de la figura. ¿Cuál es el cometido de este circuito lógico? El circuito detecta flancos de bajada de la señal de entrada Ent, es decir, cuando en la señal Ent hay una transición de 1 a 0, por medio de la salida sal el circuito da un pulso que dura un ciclo de reloj. ¿Por qué? Primero, el biestable Q1 copia el valor de la señal Ent después de cada flanco de subida del reloj. Luego, en el siguiente flanco de reloj el biestable Q2, copia el valor de Q1, y por tanto, Q2 es exactamente igual que la señal Q1, salvo que está retrasada un ciclo de reloj. Así que para cada pulso (subida y bajada) de la señal Ent, sólo habrá un ciclo de reloj en el que Q1 = 0 y Q2 = 1, en dicho ciclo de reloj es cuando se activa la señal Sal Para que las transiciones de Ent sean detectadas, el pulso debe durar como mínimo un ciclo de reloj. http://hdl.handle.net/10115/5727 10. Análisis de circuitos 1 Departamento de Tecnología Electrónica - URJC 61 Flanco de bajada Éste no sería detectado 10.2.3. Completar la tabla de verdad que describe el siguiente circuito lógico. Indicar a qué biestable corresponde el circuito, y qué señales son A y B 0 0 Q(t-1) 0 1 0 1 0 1 1 1 1 Mantiene Q Puesta a 0 (Reset) Puesta a 1 (Set) Es equivalente a un latch S-R asíncrono, en el que: square4 A es equivalente a S (Set) square4 B es equivalente a R (Reset) square4 Y en el que nunca se debe dar la condición A=B='1' (condición prohibida). Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 62 11. Toldo automático 11.1. Enunciado Se desea realizar un circuito de control para el toldo de una terraza de una vivienda. El toldo tiene la función tanto de dar sombra como de proteger del viento y de la lluvia. Así que es un toldo resistente al viento y a la lluvia, manteniendo la terraza seca en los días de lluvia. Para el circuito de control tenemos las siguientes entradas: square4 Señal S: Indica si hay sol square4 Señal L: Indica si llueve square4 Señal V: Indica si hay mucho viento square4 Señal F: Indica si hace frío en el interior de la casa. Según los valores de estas entradas se bajará o subirá el toldo. Esto se realizará mediante la señal de salida BT (Bajar Toldo). Si BT='1' indica que el toldo debe estar extendido (bajado) y si BT='0' indica que el toldo debe estar recogido (subido). El sistema se muestra en la figura. BT Señal BT: Ordena bajar o subir el toldo: BT= '1': lo extiende BT='0': lo recoge F Señal F: Indica si hace frío en el interior de la casa F='1': Hace frío F='0': No hace frío F Señal V: Indica si hay mucho viento: V='1': Hay mucho viento V='0' No hay mucho viento Señal S: Indica si hay sol: S='1': Hay sol S='0' No hay sol Señal L: Indica si llueve: L='1': Llueve L='0' No llueve S L V S L V Circuito de control del toldo El circuito que acciona el toldo que debe funcionar según las siguientes características: square4 Independientemente del resto de señales de entrada, siempre que llueva se debe de extender el toldo para evitar que se moje la terraza. No se considerará posible que simultáneamente llueva y haga sol. square4 Si hace viento se debe extender el toldo para evitar que el viento moleste. Sin embargo, hay una excepción: aún cuando haya viento, si el día está soleado y hace frío en la casa, se recogerá el toldo para que el sol caliente la casa. square4 Por último, si no hace viento ni llueve, sólo se bajará el toldo en los días de sol y cuando haga calor en el interior, para evitar que se caliente mucho la casa. Se pide a) Realizar la tabla de verdad de la señal que controla el toldo (BT) a partir de las señales S, L, V y F. b) Obtener la expresión reducida en suma de productos, y producto de sumas c) Dibujar el esquema en puertas de estas expresiones d) Dibujar el diagrama de bloques para una variante del circuito en el que mediante un interruptor seleccionemos que el control del toldo sea manual o automático. De modo que: - Cuando el control sea automático, funcionará como se ha descrito hasta ahora. - Cuando el control sea manual, podremos hacer que el toldo suba o baje por medio de dos pulsadores. Un pulsador dará la orden de recoger el toldo y el otro de bajarlo. En este modo manual, el circuito deberá mantener la última orden pulsada después de soltar los pulsadores. Si se pulsan ambos pulsadores a la vez el comportamiento no será predecible. http://hdl.handle.net/10115/5727 11. Toldo automático Departamento de Tecnología Electrónica - URJC 63 11.2. Solución a) Tabla de verdad (Otro orden de las variables en la tabla de verdad es igualmente válido) L V S F BT 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 X 1 0 1 1 X 1 1 0 0 1 1 1 0 1 1 1 1 1 0 X 1 1 1 1 X Llueve: se baja el toldo (BT=1) Hace frío y sol, se sube el toldo (BT=0) Hace viento, se baja el toldo (menos cuando hace frío y haya sol) No llueve ni hay viento, hace calor y hay sol: se baja el toldo (BT=1) Lluvia y sol: no se considera posible Lluvia y sol: no se considera posible No llueve ni hace viento: sólo se baja el toldo cuando haga calor (F) y haya sol (S), entonces en el resto de casos se sube el toldo (BT=0) c) Expresión reducida en suma de productos y productos de sumas SF LV SF LV SOP POS BT= L+V·S + S·F 00 01 11 10 0 0 0 1 1 1 0 1 00 01 1 1 X X 1 1 X X 11 10 LV·S BT= (L+V+S)·(S+F) 00 01 11 10 0 0 0 1 1 1 0 1 00 01 1 1 X X 1 1 X X 11 10 S·F S+F L+V+S d) Esquema en puertas SOP V L F S BT F S S BT POS L V e) Variante La selección la realizamos con un multiplexor, que va a escoger la señal del circuito combinacional que acabamos de realizar en caso de que AUTO='1', en otro caso deberá tomar la selección que se haya tomado con los pulsadores. Debido a que son pulsadores, tenemos que guardar el valor del último pulsador. Lo podemos hacer con un latch S-R. Se podía haber hecho también con un biestable. http://hdl.handle.net/10115/5727 11. Toldo automático Departamento de Tecnología Electrónica - URJC 64 BT F L V S AUTO T_SUBE T_BAJA V CONTROL_AUTO S L S R Q LATCH S-R BT_MAN 1 0 MUX BT BT_AUTO F Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 65 12. Riego automático 12.1. Enunciado Se desea hacer un circuito de riego automático como el mostrado en la figura. El circuito deberá accionar la bomba en las siguientes condiciones square4 El circuito accionará la bomba solamente cuando la tierra esté seca, pero antes debe comprobar las siguientes condiciones: square4 Para evitar que la bomba se estropee por funcionar en vacío, nunca se accionará la bomba cuando el depósito de agua esté vacío. square4 Si hay restricciones en el riego (época de verano), sólo se podrá regar de noche. square4 En el resto del año (si no hay restricciones) se podrá regar de día y de noche (si la tierra está seca). Sensor de humedad seco: 1 humedad: 0 Depósito de agua Sensor de depósito vacío vacío:1 / agua:0 Bomba Célula fotoeléctríca día:1 / noche:0 Circuito de control de riego Accionador bomba On: 1 / Off: 0 Manguera V D S B Indica si es verano: restricciones en el riego Restricciones:1 / Sin restricciones: 0 R Circuito de calendario Para la implementación del circuito se dispone de las siguientes entradas: square4 S: Señal que indica si la tierra está seca. Tierra seca: S=1 ; Tierra húmeda: S=0 square4 R: Señal que indica si hay restricciones en el riego (es verano): Hay restricciones: R=1 No hay restricciones: R=0 square4 D: Señal que indica si es de día o de noche: Día: D=1 ; Noche: D=0 square4 V: Señal que indica si el depósito de agua está vacío: Vacío: V=1 ; Hay agua: V=0 Y la salida B, que accionará la bomba para regar: Bomba funcionando: B=1 ; Bomba apagada B=0 Con esta información se debe: a) Elaborar la tabla de verdad del circuito b) Obtener la ecuación en la primera forma normal c) Hacer el mapa de Karnaugh d) Obtener la ecuación simplificada en suma de productos y productos de suma e) Representar ambas ecuaciones simplificadas (SOP y POS) en puertas lógicas http://hdl.handle.net/10115/5727 12. Riego automático Departamento de Tecnología Electrónica - URJC 66 12.2. Solución a y b) Tabla de verdad y 1FN V S D R B 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 Tanque vacío: no se riega De día en verano: no se riega Tanque con agua, tierra no está seca: no se riega Tanque con agua, tierra seca De noche: se riega (independientemente de la época) De día en invierno: se riega 1FN: m4 + m5 + m6: B= V·S·D·R +V·S·D·R +V·S·D·R c) Mapa de Karnaugh d) Ecuaciones simplificadas: 0 0 0 0 1 1 0 1 00 01 11 10 00 01 DR VS 0 0 0 0 0 0 0 0 11 10 0 0 0 0 1 1 0 1 00 01 11 10 00 01 DR VS 0 0 0 0 0 0 0 0 11 10 B= V·S·D + V·S·R SOP POS V·S·R V V·S·D D+RS B= V·S·(D+R) e) Esquema en puertas de la ecuaciones en SOP y POS simplificadas: D V R S B SOP D R V S B POS Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 67 13. Detector de números primos en BCD-XS-3 13.1. Enunciado Se quiere realizar un circuito que reciba un número BCD-XS3 (4 bits) y devuelva '1' si el número recibido es primo, y devuelva '0' si no lo es. Se considerará el número 1 como número primo. El cero no es un número primo. En ningún caso el circuito recibirá números que no estén codificados en BCD-XS3. Se pide: a) Realizar la tabla de verdad de la señal de salida. b) Obtener la expresión reducida en suma de productos, y producto de sumas c) Dibujar el esquema en puertas de estas expresiones 13.2. Solución Como los BCD-XS3 van de 0 a 9, los números primos son: 1,2,3,5,7 (ya que se especifica que el uno se considera como primo). Entonces la tabla de verdad para la señal de salida P es A3 A2 A1 A0 Num P 0 0 0 0 - X 0 0 0 1 - X 0 0 1 0 - X 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 1 2 1 0 1 1 0 3 1 0 1 1 1 4 0 1 0 0 0 5 1 1 0 0 1 6 0 1 0 1 0 7 1 1 0 1 1 8 0 1 1 0 0 9 0 1 1 0 1 - X 1 1 1 0 - X 1 1 1 1 - X No son posibles, ya que no son un números BCD-XS3 No son posibles, ya que no son un números BCD-XS3 número que representa Usamos los mapas de Karnaugh para obtener las expresiones: A1-A0 A3-A2 SOP POS 00 01 11 10 X X 0 X 1 1 0 1 00 01 0 X X X 1 0 0 1 11 10 A2 · A0 A3 · A1 A1 · A0 P = A1·A0 + A3·A1 + A2·A0 A1-A0 A3-A2 00 01 11 10 X X 0 X 1 1 0 1 00 01 0 X X X 1 0 0 1 11 10 A3 + A2 A1 + A0A3 + A0 P = (A1+A0) · (A3+A2) · (A3+A0) http://hdl.handle.net/10115/5727 13. Detector de números primos en BCD-XS-3 Departamento de Tecnología Electrónica - URJC 68 La representación en puertas queda: SOP A1 A0 A3 A2 P POS A1 A0 A3 A2 P Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 69 14. Alarma de incendios 14.1. Enunciado Se quiere realizar un circuito para activar la alarma de incendios (A) para la evacuación de un edificio. Para ello se tiene un sensor de gases (G), un sensor de humos (H), y dos señales procedentes de un termómetro que indican si la temperatura es mayor de 45ºC (T45) y si la temperatura es mayor de 60ºC (T60). Debido a que a veces los sensores detectan humos y gases que no siempre proceden de incendios (por ejemplo de los cigarrillos o las cocinas), para evitar falsas alarmas, la señal A se activará cuando se cumplan las siguientes condiciones: square4 Si la temperatura es mayor de 60ºC siempre se activará la alarma square4 Si la temperatura está entre 45ºC y 60ºC se activará la alarma sólo si han detectado gases o humos (o ambos). square4 Si la temperatura es menor de 45ºC se activará la alarma sólo si se detectan gases y humos Resumiendo, las 4 señales binarias de entrada y la salida: square4 G: vale '1' si se detecta GAS resultante de la combustión. square4 H: vale '1' si se detecta HUMO. square4 T45: vale '1' si la temperatura es superior a 45ºC square4 T60: vale '1' si la temperatura es superior a 60ºC La señal de salida A (alarma) se activará a nivel alto Se pide a) Realizar la tabla de verdad de la señal de alarma (A) a partir de las señales de entrada (G, H, T45, T60) . Explicarla brevemente. b) Obtener la expresión reducida en suma de productos y producto de sumas c) Dibujar el esquema en puertas de estas expresiones 14.2. Solución a) Tabla de verdad G T45 T60 H A 0 0 0 0 0 0 0 0 1 0 0 0 1 0 X 0 0 1 1 X 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 X 1 0 1 1 X 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 Hay gas y temperatura mayor que 45º : Alarma La temperatura no puede ser mayor que 60º y menor que 45º temperatura mayor que 45º, sin humo ni gas: NO Alarma Más de 60º: alarma La temperatura no puede ser mayor que 60º y menor que 45º Más de 60º: alarma Gas y Humo aunque temperatura sea menor que 45º: alarma Hay humo y temperatura mayor que 45º : Alarma Sólo gas: NO Alarma Sólo humo: NO Alarma Condiciones normales: NO Alarma b) Expresión reducida en suma de productos (SOP) y producto de sumas (POS) http://hdl.handle.net/10115/5727 14. Alarma de incendios Departamento de Tecnología Electrónica - URJC 70 T60-HSOP POS A= T60+G·T45+G·H +T45·H 00 01 11 10 0 0 X X 0 1 1 1 00 01 1 1 1 1 0 1 X X 11 10 G·T45 G·H A= (G+T60+H)·(T45+H)·(T45+G) T45·H T60-H G-T45 00 01 11 10 0 0 X X 0 1 1 1 00 01 1 1 1 1 0 1 X X 11 10 T45+H G+T45 T60 T60+H+G G-T45 c) Esquema en puertas de estas expresiones SOP POS G H T60 T45 A H G T60 A T45 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 71 15. Comparador 15.1. Enunciado Realizar un circuito que recibe dos números binarios puros (sin signo): A[3,0], B[3,0] e indica por la salida S si A es mayor que B Especificaciones y notas de ayuda al diseño: square4 La salida S='1' cuando A>B, en otro caso S='0'. square4 El bit más significativo es el bit 3. square4 Debe obtenerse la función mínima mediante mapas de Karnaugh, pero debido a que el circuito tiene 8 entradas y resulta difícil de hacer el mapa de Karnaugh con tantas variables, el circuito se implementará en dos módulos. La implementación se muestra en la figura del final. square4 Primero se deberá realizar un circuito que compare los dos bits menos significativos de A y B, y devuelva '1' si el número (A1A0) es mayor que el número (B1B0). Esta salida (N) será la entrada del segundo comparador. square4 Después de haber hecho el primer comparador (de 4 entradas) se realizará el segundo comparador (de 5 entradas). Este comparador recibe los dos bits más significativos de A y B, y la señal N que indica si (A1A0)> (B1B0). square4 El segundo comparador es muy similar al primero, únicamente cuando (A3A2)= (B3B2) será necesario utilizar la señal N. square4 Para el mapa de Karnaugh del segundo comparador se recomienda tomar la señal N como la 5ª variable. square4 Representar el circuito final en esquema de puertas A0 A1 B0 B1 A2 A3 B2 B3 N M (A1A0)>(B1B0) (A3A2A1A0)>(B3B2B1B0) 15.2. Solución Primero representamos la tabla de verdad del primer comparador y dibujamos su mapa de Karnaugh, obteniendo a partir de él la ecuación lógica en suma de productos (pues sale más pequeña que en producto de sumas). A0 A1 B0 B1 N (A1A0)>(B1B0) A1 A0 B1 B0 N 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 0 0 0 1 0 0 0 00 01 11 10 00 01 B1B0 A1A0 1 1 0 1 1 1 0 0 11 10 A0·B1·B0 B1·A1 A1·A0·B0 N=A1·A0·B0+A1·B1+A0·B1·B0 Una vez que tenemos la ecuación lógica del primer comparador, ya podemos representarlo en puertas lógicas: http://hdl.handle.net/10115/5727 15. Comparador Departamento de Tecnología Electrónica - URJC 72 A0 A1 B0 B1 N El segundo comparador, tiene una entrada más (N), cuando N es cero la tabal de verdad es igual que la del primer comparador. Mientras que cuando N=1, M valdrá 1 cuando A3A2=B3B2 N A3 A2 B3 B2 M 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 N A3 A2 B3 B2 M 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 N=0 igual que al anterior N=1 cuando A3=B3 y A2=B2 → M=1 Como la tabla de verdad es igual cuando N=0, también lo será el mapa de Karnaugh para N=0, y por eso tomamos la variable N como la variable que se saca fuera, quedando: http://hdl.handle.net/10115/5727 15. Comparador Departamento de Tecnología Electrónica - URJC 73 0 0 0 0 1 0 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 0 1 1 1 0 0 11 10 A2·B3·B2 B3·A3 A3·A2·B2 1 0 0 0 1 1 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 1 1 1 1 0 1 11 10 N=0 N=1 1 0 0 0 1 1 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 1 1 1 1 0 1 11 10 N·B3·B2 N·A3·A2 N·A3·B2 N·A2·B3 Cubos que son iguales en N=0 y N=1 Cubos que sólo están en N=1 M=A3·A2·B2+A3·B3+A2·B3·B2+N·B3·B2+N·A2·B3+N·A3·B2+N·A3·A2 Para no complicar las figuras se han puesto primero los grupos (cubos) que son iguales para N=0 y N=1, y debajo se han puesto aquellos los necesarios para cubrir los unos que no están en el mapa de N=0 (los unos de la diagonal), todos estos grupos incluirán la variable N. La suma de todos los grupos nos da la ecuación de la salida, que su esquema en puertas queda representado así: A2 A3 B2 B3 M N Juntando ambos módulos, el circuito final queda: http://hdl.handle.net/10115/5727 15. Comparador Departamento de Tecnología Electrónica - URJC 74 A0 A1 B0 B1 N A2 A3 B2 B3 M Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 75 16. Comparador BCD-XS3 16.1. Enunciado Repetir el ejercicio anterior suponiendo que los números están codificados en BCD-XS3 16.2. Solución Primero recordamos que 4 bits de un número BCD-XS3 representa una cifra decimal entre 0 y 9. Por tanto, de las 16 combinaciones posibles para cada uno de los números que entra en nuestro comparador (A y B) sólo serán posibles 10. En la siguiente tabla se muestran los valores decimales que representan los números BCD-XS3 A3 A2 A1 A0 XS3 0 0 0 0 - 0 0 0 1 - 0 0 1 0 - 0 0 1 1 0 0 1 0 0 1 0 1 0 1 2 0 1 1 0 3 0 1 1 1 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 1 1 0 1 - 1 1 1 0 - 1 1 1 1 - Si (A3=0 y A2=0) => A1=1 y A0=1 No son números BCD-XS3 Si (A3=1 y A2=1) => A1=0 y A0=0 Si (A3=0 y A2=1) => cuanto mayor sea A1A0 mayor será el número Si (A3=1 y A2=0) => cuanto mayor sea A1A0 mayor será el número No son números BCD-XS3 (número decimal que representa) número en BCD-XS3 Viendo la tabla podemos deducir que: square4 Hay 6 números que no son posibles square4 Si los dos bits más significativos son 00 (A3=0, A2=0) los dos bits menos significativos serán 11 (A1=1, A0=1), que se corresponde con el 0 en decimal. square4 Si los dos bits más significativos son 11 (A3=1, A2=1) los dos bits menos significativos serán 00 (A1=0, A0=0), que se corresponde con el 9 en decimal. square4 Por tanto en estos dos casos no hace falta saber los dos bits menos significativos (bit 1 y bit 0). Es decir, el segundo comparador no necesita la señal N. square4 Si los dos bits más significativos son 01 (A3=0, A2=1), entonces recurriremos a los dos bits menos significativos para saber qué número es. En este caso sí que necesitamos saber cuanto valen. Y el segundo comparador necesita la señal N. Lo mismo ocurre cuando los dos bits más significativos son 10 (A3=1, A2=0) square4 El primer comparador será igual que el del circuito anterior, y determinará quién es mayor cuando (A3=0, B3=0, A2=1, B2=1) ó cuando (A3=1, B3=1, A2=0, B2=0) http://hdl.handle.net/10115/5727 16. Comparador BCD-XS3 Departamento de Tecnología Electrónica - URJC 76 La tabla de verdad queda N A3 A2 B3 B2 M 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 N A3 A2 B3 B2 M 1 0 0 0 0 X 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 X N=0 N=1 imposible: Si (A3=0 y A2=0) => A1=1 y A0=1 ; y Si (B3=0 y B2=0) => B1=1 y B0=1 entonces imposible: Si (A3=1 y A2=1) => A1=0 y A0=0 ; y Si (B3=1 y B2=1) => B1=0 y B0=0 entonces N = 0 Esta tabla de verdad es igual a la del problema anterior salvo los dos casos señalados que no pueden darse. Estos dos casos nos permitirán simplificar los mapas de Karnaugh, que serán muy parecidos a los del problema anterior. 0 0 0 0 1 0 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 0 1 1 1 0 0 11 10 A2·B3·B2 B3·A3 A3·A2·B2 X 0 0 0 1 1 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 X 1 1 1 0 1 11 10 N=0 N=1 X 0 0 0 1 1 0 0 00 01 11 10 00 01 B3B2 A3A2 1 1 X 1 1 1 0 1 11 10 N·A3·B2 N·A2·B3 Cubos que son iguales en N=0 y N=1 Cubos que sólo están en N=1 M=A3·A2·B2+A3·B3+A2·B3·B2+N·A2·B3+N·A3·B2 Así pues, hemos logrado quitar dos sumandos a la ecuación. El esquema en puertas queda representado: http://hdl.handle.net/10115/5727 16. Comparador BCD-XS3 Departamento de Tecnología Electrónica - URJC 77 A2 A3 B2 B3 M N Juntando ambos módulos, el circuito final queda: A0 A1 B0 B1 A2 A3 B2 B3 M N Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 78 17. Convertidor de binario a BCD 17.1. Enunciado Realizar un circuito que a partir de un número binario puro de 4 bits obtenga el número BCD equivalente. El circuito se debe realizar mediante bloques combinacionales y no mediante mapas de Karnaugh o sólo puertas lógicas. El resultado será un número BCD que representa dos cifras decimales (8 bits en total). Para realizar el circuito se pueden usar los siguientes bloques combinacionales: decodificadores, codificadores, comparadores, multiplexores, demultiplexores y sumadores de cualquier número de bits. Así como puertas lógicas. Cualquier otro bloque se deberá realizar en función de los anteriores o en puertas lógicas. Para cada bloque utilizado se debe especificar claramente qué bloque es, las señales de entrada y salida, y el ancho de bus. 17.2. Solución Primero estudiamos la relación entre los dos sistemas de numeración, el binario y el BCD, para números binarios de 4 bits (rango de 0 a 15). Esta relación se muestra a continuación: 0 0000 0000 0000 1 0001 0000 0001 2 0010 0000 0010 3 0011 0000 0011 4 0100 0000 0100 5 0101 0000 0101 6 0110 0000 0110 7 0111 0000 0111 8 1000 0000 1000 9 1001 0000 1001 10 1010 0001 0000 11 1011 0001 0001 12 1100 0001 0010 13 1101 0001 0011 14 1110 0001 0100 15 1111 0001 0101 decimal binario BCD decenas unidades Número binario menor o igual a 9: - unidades igual que en binario, - decenas igual a 0000 Número binario mayor que 9: - unidades: número binario menos 10 - decenas igual a 0001 1110 -1010 0100 14 -10 4 Por ejemplo, si tenemos el número 14, le restamos 10, y obtenemos las unidades Nos fijamos que hay dos grupos, los números menores o iguales a 9, y los mayores que 9. Por lo tanto, si el número binario es menor o igual a nueve, dejamos la unidades igual que el número binario y las decenas a cero. Y si el número binario es mayor a nueve, dejamos la unidades igual que el número binario y las decenas a cero. http://hdl.handle.net/10115/5727 17. Convertidor de binario a BCD Departamento de Tecnología Electrónica - URJC 79 CO M P 4B I T S A9 N(3:0) N es el número binario que queremos pasar a BCD 1 0 1 0 Restamos N-1010. 10 4 4 Número original si N no es mayor que 9 N(3:0) Número restado si N es mayor que 9 R(3:0) 4 U3 U2 U1 U0 Unidades del BCDD3 D2 D1 D0 Decenas del BCD D0: Si N>9 será '1' y si no '0' CO M P 4B I T S Sólo nos quedaría especificar cómo se hace el restador de 4 bits: SU M 4B I T S CI A(3:0) B(3:0) S(3:0) 4 VCC un '1' porque estamos restando (sumando en Ca2) 4 Sustraendo 4 A(3:0) B(3:0) SU M 4B I T S Por último, como curiosidad, fíjate que como el sustraendo es un número fijo (10102), el circuito se podría optimizar un poco, usando directamente un sumador habiendo hecho previamente el complemento a 2 de 10102, que es 0110. Por tanto es como sumar 6 y despreciar el acarreo. Lo que es otra manera de hacerlo, ya que por ejemplo, 13+6=19 que en binario es 100112. Tomando los 4 primeros bits nos da el 0011 que es el tres de las unidades del 13. El circuito quedará: http://hdl.handle.net/10115/5727 17. Convertidor de binario a BCD Departamento de Tecnología Electrónica - URJC 80 CO M P 4B I T S A9 N(3:0) N es el número binario que queremos pasar a BCD 0 1 1 0 Restamos N-1010. Ponemos directamente el complemento a 2 de 10: Ca2 (1010) = 0110 10 4 4 Número original si N no es mayor que 9 N(3:0) Número restado si N es mayor que 9 R(3:0) 4 U3 U2 U1 U0 Unidades del BCDD3 D2 D1 D0 Decenas del BCD D0: Si N>9 será '1' y si no '0' CI Usamos sumador y ponemos complemento a 2 en el sustraendo. Por tanto CI va a cero CO M P 4B I T S Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 81 18. Café electrónico 18.1. Enunciado Para disminuir la ingesta de cafeína durante el periodo de exámenes, un grupo de alumnos de 1º de Ingeniería de Telecomunicación de la URJC deciden realizar el "café electrónico". Lo que quieren hacer es detectar si el alumno se queda dormido mientras estudia por la noche, en tal caso y según la hora que sea, hacer sonar una alarma para despertarle. Para detectar si está dormido ponen un circuito detector de movimiento en su muñeca, de modo que si la muñeca está quieta durante más de 10 minutos, se activará la señal Q10 (Quieto 10 minutos). Esto será una señal inequívoca de que se ha quedado dormido, ya que durante 10 minutos el alumno no ha movido la mano para escribir, ni para de pasar de página, ni para rascarse. Sin embargo, la señal Q10 no siempre se usará para despertar al alumno. Si estamos entre las 4am y las 6am, no le despertaremos para que descanse un poco. Por otro lado, independientemente de la hora, si el usuario lleva media hora durmiendo, siempre se le despertará para que decida si quiere seguir estudiando o realmente quiere irse a dormir en la cama y no en la mesa. La señal que indica que lleva media hora quieto se llamará Q30 (Quieto 30 minutos). Resumiendo, las señales que entran a nuestro sistema son: square4 Q10: vale '1' si el alumno lleva 10 minutos o más quieto, si no Q10='0'; square4 Q30: vale '1' si el alumno lleva 30 minutos o más quieto, si no Q30='0'; square4 M4: vale '1' si son más de las 4am, si no M4='0'; square4 M6: vale '1' si son más de las 6am, si no M6='0'; La señal de salida A (alarma) se activará a nivel alto. Se pide a) Realizar la tabla de verdad de la señal que controla la alarma (A) a partir de las señales de entrada Q30, Q10, M4 y M6. b) Obtener la expresión reducida en suma de productos, y producto de sumas c) Dibujar el esquema en puertas de estas expresiones 18.2. Solución a) Tabla de verdad (Otro orden de las variables en la tabla de verdad es igualmente válido) Q30 Q10 M4 M6 A 0 0 0 0 0 0 0 0 1 X 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 X 0 1 1 0 0 0 1 1 1 1 1 0 0 0 X 1 0 0 1 X 1 0 1 0 X 1 0 1 1 X 1 1 0 0 1 1 1 0 1 X 1 1 1 0 1 1 1 1 1 1 ¨Más de media hora quieto: se le despierta Está moviéndose: no está dormido: no hay alarma No es posible, si lleva 30 minutos quieto, también llevará 10 minutos quieto No pueden ser menos de las 4am y más de las 6am No pueden ser menos de las 4am y más de las 6am No pueden ser menos de las 4am y más de las 6am 10 minutos quieto, pero son más de las 4am y menos de las 6am: se le deja dormir un poco Se ha quedado dormido, son menos de las 4am: se le despierta Se ha quedado dormido, son más de las 6am: se le despierta http://hdl.handle.net/10115/5727 18. Café electrónico Departamento de Tecnología Electrónica - URJC 82 b) Expresión reducida en suma de productos y producto de sumas M4-M6 Q30-Q10 SOP POS A= Q30+Q10·M4 + Q10·M6 00 01 11 10 0 X 0 0 1 X 1 0 00 01 1 X 1 1 X X X X 11 10 Q30Q10·M4 A= Q10 · (Q30+M4+M6) Q10·M6 M4-M6 Q30-Q10 00 01 11 10 0 X 0 0 1 X 1 0 00 01 1 X 1 1 X X X X 11 10 Q10 Q30+M4+M6 c) Esquema en puertas Q30 SOP Q10 M4 Q30 M6 POS M6 M4 Q10 AA Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 83 19. Tuberías 19.1. Enunciado Supongamos que hay un nudo de tuberías, 4 de entrada y 4 de salidas. La tubería A aporta de media 5 litros por minuto, la B 15 litros/minuto, la C 25 litros/minuto y la D 30 litros/minuto. Cuatro sensores, uno por tubería de entrada, nos indican por qué tubería está circulando el agua. Las tuberías de salida son SA, SB, SC y SD y pueden recoger 5, 10, 20 y 40 litros por minuto respectivamente. Cada tubería de salida está regulada por una válvula que únicamente tiene dos estados: cerrada (un cero lógico) o abierta (un uno lógico). Teniendo en cuenta que sólo puede circular agua en dos tuberías de entrada simultáneamente, activar las válvulas de las tuberías de salida necesarias para que salga tanto caudal de agua como entra. a) Representar la tabla de verdad de la función b) Obtener las funciones lógica simplificadas para las cuatro válvulas c) Implementar el circuito de control de la válvula de la tubería SB utilizando sólo puertas NAND. d) Implementar el circuito de control de la válvula de la tubería SC empleando decodificadores de 3 a 8. A: 5 l/min B: 15 l/min C: 25 l/min SA: 5c/min SD: 40c/min C: 30 l/min SB: 10c/min SC: 20c/min 19.2. Solución a) Dibujamos la tabla de verdad sabiendo que no va a haber más de dos tuberías por las que entren agua (que son "1" en la tabla de verdad). En los casos que impliquen más de dos tuberías de entrada con agua pondremos una X en las salidas, ya que ese caso nunca se va a dar. Esto nos permitirá simplificar el mapa de Karnaugh. En la tabla se han incluido dos columnas que indican en número de litros/minuto que entran, para facilitarnos el cálculo de las válvulas que debemos de abrir de modo que salga el mismo caudal que entra http://hdl.handle.net/10115/5727 19. Tuberías Departamento de Tecnología Electrónica - URJC 84 5 10 25 30 5 10 20 40 A B C D entran SA SB SC SD salen 0 0 0 0 0 0 0 0 0 0 0 0 0 1 30 0 1 1 0 30 0 0 1 0 25 1 0 1 0 25 0 0 1 1 55 1 1 0 1 55 0 1 0 0 10 0 1 0 0 10 0 1 0 1 40 0 0 0 1 40 0 1 1 0 35 1 1 1 0 35 0 1 1 1 -- X X X X -- 1 0 0 0 5 1 0 0 0 5 1 0 0 1 35 1 1 1 0 35 1 0 1 0 30 0 1 1 0 30 1 0 1 1 -- X X X X -- 1 1 0 0 15 1 1 0 0 15 1 1 0 1 -- X X X X -- 1 1 1 0 -- X X X X -- 1 1 1 1 -- X X X X -- entradas salidas b) A continuación se muestran las funciones simplificadas en suma de productos. Se podía haber realizado también en producto de sumas. 0 0 1 1 0 0 X 1 00 01 11 10 00 01 CD AB 1 X X X 1 1 X 0 11 10 SA BDAC AC CD SA=AC+AC 0 1 1 0 1 0 X 1 00 01 11 10 00 01 CD AB 1 X X X 0 1 X 1 11 10 SB BD SB=BD+BD+AC 0 1 0 1 0 0 X 1 00 01 11 10 00 01 CD AB 0 X X X 0 1 X 1 11 10 SC AC BCD SC=BCD+CD CD 0 0 1 0 0 1 X 0 00 01 11 10 00 01 CD AB 0 X X X 0 0 X 0 11 10 SD SD=AD+CD BD c) A continuación se muestra la función lógica SB en puertas: B SB=BD+BD+AC A D SB C Sabiendo que una puerta OR se puede poner en función de una puerta NAND: ZX Y Z = X + Y De Morgan Z = X · Y ZX Y ZX Y Y que un inversor se puede realizar uniendo las dos entradas de una NAND, sustituyendo el diseño quedará: http://hdl.handle.net/10115/5727 19. Tuberías Departamento de Tecnología Electrónica - URJC 85 B A D SB C d) Nos piden realizar el diseño con decodificadores de 3 a 8. Como tenemos 4 entradas, en realidad necesitamos un decodificador de 4 a 16. El diseño con decodificadores se realiza los términos mínimos de la función lógica y uniéndolos con una puerta OR.: I0 I1 S0 S1 S2 S3 E DECOD4a16 S4 S5 S6 S7 I2 I3 S8 S9 S10 S11 S12 S13 S14 S15 D C B A '1' ojo, mismo orden que en la tabla de verdad términos mínimos m1 m2 m6 m9 m10 SC habilitación a '1' (Vcc) Como tenemos decodificadores de 3 a 8, tenemos que realizar indicar cómo hacemos el decodificador de 4 a 16: I0 I1 S0 S1 S2 S3 E DECOD4a16 S4 S5 S6 S7 I2 I3 S8 S9 S10 S11 S12 S13 S14 S15 I0 I1 S0 S1 S2 S3 DECOD3a8 S4 S5 S6 S7 I2 E I0 I1 S0 S1 S2 S3 DECOD3a8 S4 S5 S6 S7 I2 E S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15E I0 I1 I2 I3 DECOD4a16 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 86 20. Báscula 20.1. Enunciado Una báscula utiliza dos sensores. Estos sensores son idénticos y están midiendo la misma pieza, aunque su medida puede diferir. Las dos medidas se entregan a un sistema digital codificadas cada una con 2 bits (A1A0 para el sensor 1 y B1B0 para el sensor 2). Para visualizar la medida se dispone de dos displays de 7 segmentos. En uno de ellos se visualizará la diferencia entre los sensores y en el otro la menor de las medidas en el caso de que no coincidan las lecturas de los dos sensores. Diseñar mediante bloques combinacionales estándares (multiplexores, decodificadores, sumadores, comparadores…) el esquema del circuito combinacional. Sensor 1 Sensor 2 Circuito Combinacional Medida Diferencia B1 B0A1 A0 http://hdl.handle.net/10115/5727 20. Báscula Departamento de Tecnología Electrónica - URJC 87 20.2. Solución A1 A0 Sensor1 B1 B0 COMP2 A1 A0 B1 B0 BM IGUAL AM AM=1 si A>B Sensor2 A(1:0) 0 1 MUX2_2b MIN(1:0) B(1:0) 2 2 2 Aquí tendremos el menor entre A y B 7 A G D B C F E I0 CONV7SEG SEG(6:0)I1 I2 I3 MIN(0) MIN(1) MEDIDA SU M 4B I T S CI 4 A(3:0) B(3:0) S(3:0) 4 VCC 0 1 MUX2_2b 2 2 2 A(1:0) B(1:0) Aquí tendremos el mayor entre A y B un '1' porque estamos restando (sumando en Ca2) 4 MAX(1:0) '0' '0' M I N (0) M I N (1) M A X (0) M A X (1) '1' '1' Se rellena con ceros porque es un número positivo Se rellena con unos porque es un número negativo 7 A G D B C F E I0 CONV7SEG SEG(6:0) I1 I2 I3 RES(0) RES(1) DIFERENCIA Se pone el menor como minuendo La resta se deberá hacer como mínimo con 3 bits, ya que si no, el número MAX podría considerarse negativo (cuando A(1)='1') No habrá desbordamiento porque son números de distinto signo RES(3:0) SU M 4B I T S M I N (0) M I N (1) M A X (0) M A X (1) Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 88 21. Nivel de depósitos de agua 21.1. Enunciado Se tienen dos depósitos de agua de los que se quiere conocer en cada momento el nivel de agua del que esté más vacío, y la diferencia de nivel respecto al mayor (en valor absoluto). Para conocer el nivel, cada depósito tiene 7 sensores distribuidos a lo alto del depósito. Cada sensor dará un '1' lógico si está cubierto de agua, y un '0' lógico si está al aire. La salida se dará mediante dos displays de 7 segmentos, uno para indicar el nivel del más vacío, y otro para indicar la diferencia. Como se tienen 7 sensores para conocer el nivel, el rango de valores va desde 0 a 7. Se supone que ningún sensor va a fallar, por lo tanto, si un sensor indica un '1' lógico, todos los sensores que estén debajo de él darán un '1' lógico (pues el agua los cubrirá también). SA1=1 SA2=1 SA3=1 SA4=0 SA5=0 SA6=0 SA7=0 SB1=1 SB2=1 SB3=1 SB4=1 SB5=1 SB6=0 SB7=0 sensores Depósito A Aquí B está a nivel 5 Depósito B En este caso, A está a nivel 3 SA SB SB(7:1)SA(7:1) 7 7 A G D B C F E 7NivelMinDifNivel A G D B C F E 7 Para este caso se mostrará un 3 (que es el nivel del más vacío) Para este caso se mostrará un 2 (que es la diferencia) Se pide realizar el diagrama de bloques del circuito: Para el diseño se podrá emplear cualquiera de los siguientes bloques sin necesidad de describirlos en puertas (no todos son necesarios): multiplexores, sumadores, codificadores, decodificadores, demultiplexores, comparadores y decodificadores de 7 segmentos. Todos ellos de uno o varios bits. Además se podrá emplear cualquier tipo de puertas lógicas. Cualquier otro bloque deberá ser descrito en función de los bloques citados o en puertas. Es muy importante indicar todos los nombres de cada señal y su índice (o peso lógico). Se valorará la reducción de componentes del circuito y la sencillez. 21.2. Solución Para empezar, una buena opción será codificar las señales de entrada (las que provienen de los sensores). Ya que tenemos 7 señales, y como el rango va de 0 a 7, las podemos codificar en 3 bits. Necesitamos por tanto un codificador con prioridad de 8 a 3 para cada depósito. http://hdl.handle.net/10115/5727 21. Nivel de depósitos de agua Departamento de Tecnología Electrónica - URJC 89 CODIF SA3 I3 SA2 I2 SA1 I1 I0 S0 S1 A EI EO '1' SA7 I7 SA6 I6 SA5 I5 SA4 I4 '1' S2 A0 A1 A2 CODIF SB3 I3 SB2 I2 SB1 I1 I0 S0 S1 A EI EO '1' SB7 I7 SB6 I6 SB5 I5 SB4 I4 '1' S2 B0 B1 B2 Niveles de A y B codificados en binario puro 3 bits Lo ponemos a '1', ya que si los sensores están a '0', la salida será cero: S(2:0)=0 Esto se puede hacer directamente, aunque si tienes dudas, lo puedes comprobar con la tabla de verdad. EI I7 I6 I5 I4 I3 I2 I1 I0 S2 S1 S0 A EO Nivel 0 X X X X X X X X 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 1 0 2 1 0 0 0 0 1 1 1 1 0 1 1 1 0 3 1 0 0 0 1 1 1 1 1 1 0 0 1 0 4 1 0 0 1 1 1 1 1 1 1 0 1 1 0 5 1 0 1 1 1 1 1 1 1 1 1 0 1 0 6 1 1 1 1 1 1 1 1 1 1 1 0 1 0 7 1 X X X X X X Estos '1' en realidad en el codificador pueden ser X, pero en nuestro caso no es posible. el resto de combinaciones son imposibles De la tabla de verdad se puede comprobar que para el nivel 0, la entrada I0 vale '0'. Debido a que cuando un sensor está en contacto con el agua todos los sensores que están debajo también lo están, se rellenan con '1' y no con X (se muestra en un triángulo). El resto de combinaciones no son posibles. Una vez codificadas las señales de los depósitos, el resto del circuito se puede hacer como sigue (similar al problema 20 de la báscula): http://hdl.handle.net/10115/5727 21. Nivel de depósitos de agua Departamento de Tecnología Electrónica - URJC 90 CODIF SA3 I3 SA2 I2 SA1 I1 I0 S0 S1 A EI EO '1' SA7 I7 SA6 I6 SA5 I5 SA4 I4 '1' S2 A0 A1 A2 CODIF SB3I3 SB2I2 SB1I1 I0 S0 S1 A EI EO '1' SB7I7 SB6I6 SB5I5 SB4I4 '1' S2 B0 B1 B2 COMP3 A1 A0 B1 B0 BM IGUAL AM B2A2 MUX2_3b 3 3 3 0 1 MIN(2:0) Aquí tendremos el menor entre A y B 7 A G D B C F E I0 CONV7SEG SEG(6:0)I1 I2 I3 MIN(0) MIN(1) MENOR A(2:0) B(2:0) MIN(2) MUX2_3b 3 3 0 1 MAX(2:0) B(2:0) A(2:0) SUM4BITS A(2:0) B(2:0) Acarreo: '1' porque estamos restando (sumando en Ca2) 7 A G D B C F E I(3:0) CONV7SEG SEG(6:0) RES(3:0) DIFERENCIA M I N (2 : 0) '1' B(3) '0' A(3) 3 CI'1' S(3:0) Se rellena con unos porque es un número negativo Se pone el menor como minuendoM I N (2 : 0) Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 91 22. Depósitos de agua comunicados 22.1. Enunciado Se tienen dos depósitos de agua comunicados por una tubería que tiene una electroválvula (ver figura). El nivel de agua de cada depósito se mide con 15 sensores distribuidos uniformemente a lo alto de cada depósito. Cada sensor dará un '1' lógico si está cubierto de agua, y un '0' lógico si está al aire. Como se tienen 15 sensores para conocer el nivel, el rango de valores va desde 0 a 15. Se supone que ningún sensor va a fallar, por lo tanto, si un sensor indica un '1' lógico, todos los sensores que estén debajo de él darán un '1' lógico (pues el agua los cubrirá también). Se quiere realizar un circuito que accione la electroválvula cuando uno de los depósitos contenga el doble o más de agua que el otro, en este caso la salida EV será '1'. Mientras que EV será '0' cuando la diferencia del contenido de agua entre los depósitos sea menor del doble. Al accionar la válvula el depósito de mayor cantidad de agua se vaciará y el de menor cantidad de agua se llenará por ser un sistema de vasos comunicantes. Para realizar el circuito se pueden usar los siguientes bloques combinacionales: decodificadores, codificadores, comparadores, multiplexores, demultiplexores y sumadores de cualquier número de bits. Así como puertas lógicas. Cualquier otro bloque se deberá realizar en función de los anteriores o en puertas lógicas. Para cada bloque utilizado se debe especificar claramente qué bloque es, las señales de entrada y salida, y el ancho de bus. SA1=1 SA2=1 SA3=1 SA4=0 SA5=0 SA6=0 SA7=0 sensores Depósito A Aquí B está a nivel 9 Depósito B En este caso, A está a nivel 3 SA SB SB(15:1) SA(15:1) 15 15 EV SA8=0 SA9=0 SA10=0 SA11=0 SA12=0 SA13=0 SA14=0 SA15=0 SA1=1 SA2=1 SA3=1 SA4=1 SA5=1 SA6=1 SA7=1 SA8=1 SA9=1 SA10=0 SA11=0 SA12=0 SA13=0 SA14=0 SA15=0 electroválvula 22.2. Solución Lo primero es codificar las señales de los sensores de cada uno de los depósitos. Se hace de la misma manera que el problema 21, con la única diferencia que ahora se usa un codificador de 16 a 4, en vez de uno de 8 a 3. Las salidas codificadas (A y B) se comparan y se obtiene la mayor (MAX) y la menor (MIN) (ver el problema 21). La salida menor se multiplica por dos, obteniendo (MINX2), y se compara con la mayor (MAX). Si la salida menor multiplicada por dos (MINX2) es mayor o igual que la mayor (MAX) accionaremos la electroválvula (EV=1), si no, la mantendremos cerrada (EV=0). Sin embargo hay que considerar si ha habido desbordamiento. Si la multiplicación se desborda, significa que ese depósito tiene un nivel de 8 o mayor. Ya que 8x2=16, y 16 es mayor que 15 (el valor máximo posible). Por lo http://hdl.handle.net/10115/5727 22. Depósitos de agua comunicados Departamento de Tecnología Electrónica - URJC 92 tanto, si se desborda la multiplicación significa que el depósito de mayor cantidad de agua no podrá tener más del doble de agua que el otro (porque no puede tener más de 15). Por eso se debe poner una puerta AND antes de la salida EV: Si es mayor del doble y no se ha desbordado. Otra manera de hacerlo es mirar el bit más significativo del menor (MIN). Si MIN(3) = 1, significa que tiene un nivel de agua igual o mayor que 8, por lo tanto, el otro depósito no puede tener más del doble de agua. En la figura se muestra el diseño. Todos los bloques se pueden usar tal cual menos el del multiplicador, ya que el enunciado no dice que lo tengamos. A 0 A 1 A 2 C OM P A R A D OR 4 B I T S A 1 A 0 B 1 B 0 B M I G U A L A M B 2 A 2 M U X 2_ 4b 4 4 4 0 1 M I N (3 : 0) A (3 : 0) B (3 : 0) M U X 2_ 3b 4 4 0 1 M A X (3 : 0) B (3 : 0) A (3 : 0) C O D I F I C A D OR C O N P R I OR I D A D SA 3 I 3 SA 2 I 2 SA 1 I 1I0 S0 S1 A E I E O ' 1' SA 7 I 7 SA 6 I 6 SA 5 I 5 SA 4 I 4 ' 1' S2 SA 10 I 10 SA 9 I 9 SA 8 I 8 SA 14 I 14 SA 13 I 13 SA 12 I 12 SA 11 I 11 SA 15 I 15 S3 CO D I F SB 3 I 3 SB 2 I 2 SB 1 I 1 I 0 S0 S1 A E I E O ' 1'S B 7 I 7 SB 6 I 6 SB 5 I 5 SB 4 I 4 ' 1' S2 SB 10 I 10 SB 9 I 9 SB 8 I 8 SB 14 I 14 SB 13 I 13 SB 12 I 12 SB 11 I 11 SB 15 I 15 S3C O D I F I C A D OR C O N P R I OR I D A D A 3 B 3 A 3 B 0 B 1 B 2 B 3 M U L T _ X 2 M I N X 2( 3: 0) C OM P 4 B I T S A B B MO V F P R O E V A qu ít en dr em o s el m en o r en tr e A y B A qu ít en dr em o s el m ay o r en tr e A y BE l m en o r m u lti pl ic ad o po r 2 Co m pa ro el m ay o r co n el m en o r m u lti pl ic ad o po r 2, si el m ay o r (A ) e s m ay o r qu e el M IN X 2 ha y qu e ac ci o n ar la v ál v u la . Si so n ig u al es ta m bi én . Pu es el en u n ci ad o di ce qu e cu an do se a el do bl e ta m bi én se ac ci o n a la v ál v u la . Po r ta n to , cu an do M IN X 2 n o se a m ay o r, se ac ci o n ar ál a v ál v u la . Ta m bi én se pu ed e ha ce r: cu an do M A X se a m ay o r o ig u al Si ha ha bi do de sb o rd am ie n to sig n ifi ca qu e el bi tm ás sig n ifi ca tiv o de l m en o r es 1, po r ta n to , A n o se rá m ás de l d o bl e qu e B 4 4 A 0 A 1 A 2 C OM P A R A D OR 4 B I T S A 1 A 0 B 1 B 0 B M I G U A L A M B 2 A 2 M U X 2_ 4b 44 44 44 0 10 1 M I N (3 : 0) A (3 : 0) B (3 : 0) M U X 2_ 3b 44 44 0 10 1 M A X (3 : 0) B (3 : 0) A (3 : 0) C O D I F I C A D OR C O N P R I OR I D A D SA 3 I 3 SA 2 I 2 SA 1 I 1I0 S0 S1 A E I E O ' 1' SA 7 I 7 SA 6 I 6 SA 5 I 5 SA 4 I 4 ' 1' S2 SA 10 I 10 SA 9 I 9 SA 8 I 8 SA 14 I 14 SA 13 I 13 SA 12 I 12 SA 11 I 11 SA 15 I 15 S3 C O D I F I C A D OR C O N P R I OR I D A D SA 3 I 3 SA 2 I 2 SA 1 I 1I0 S0 S1 A E I E O ' 1' SA 7 I 7 SA 6 I 6 SA 5 I 5 SA 4 I 4 ' 1' S2 SA 10 I 10 SA 9 I 9 SA 8 I 8 SA 14 I 14 SA 13 I 13 SA 12 I 12 SA 11 I 11 SA 15 I 15 S3 CO D I F SB 3 I 3 SB 2 I 2 SB 1 I 1 I 0 S0 S1 A E I E O ' 1'S B 7 I 7 SB 6 I 6 SB 5 I 5 SB 4 I 4 ' 1' S2 SB 10 I 10 SB 9 I 9 SB 8 I 8 SB 14 I 14 SB 13 I 13 SB 12 I 12 SB 11 I 11 SB 15 I 15 S3C O D I F I C A D OR C O N P R I OR I D A D A 3 B 3 A 3 B 0 B 1 B 2 B 3 M U L T _ X 2 M I N X 2( 3: 0) C OM P 4 B I T S A B B MO V F P R O E V A qu ít en dr em o s el m en o r en tr e A y B A qu ít en dr em o s el m ay o r en tr e A y BE l m en o r m u lti pl ic ad o po r 2 Co m pa ro el m ay o r co n el m en o r m u lti pl ic ad o po r 2, si el m ay o r (A ) e s m ay o r qu e el M IN X 2 ha y qu e ac ci o n ar la v ál v u la . Si so n ig u al es ta m bi én . Pu es el en u n ci ad o di ce qu e cu an do se a el do bl e ta m bi én se ac ci o n a la v ál v u la . Po r ta n to , cu an do M IN X 2 n o se a m ay o r, se ac ci o n ar ál a v ál v u la . Ta m bi én se pu ed e ha ce r: cu an do M A X se a m ay o r o ig u al Si ha ha bi do de sb o rd am ie n to sig n ifi ca qu e el bi tm ás sig n ifi ca tiv o de l m en o r es 1, po r ta n to , A n o se rá m ás de l d o bl e qu e B 44 44 El bloque multiplicador x2 se puede hacer de dos maneras: 1. Desplazando a la izquierda http://hdl.handle.net/10115/5727 22. Depósitos de agua comunicados Departamento de Tecnología Electrónica - URJC 93 2. Sumando el número a sí mismo Evidentemente, la primera forma es más sencilla y más barata, aunque los dos dan el mismo resultado. A continuación se muestra el multiplicador hecho con el desplazador a la izquierda, y tres ejemplos de multiplicación. El último ejemplo, al multiplicar 9 (1001) se desborda y vemos también que el bit 3 es uno. A3 A2 A1 A0 S3 S2 S1 S0 0 OV Multiplicador x2 Ejemplos: 6: 01102 12: 11002 x2 5: 01012 10: 10102 x2 9: 10012 18:100102 x2 overflow no cabe en 4 bits El multiplicador realizado con un sumador de cuatro bits se muestra a continuación: A3 A2 A1 A0 sumador 4 bits A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CO S3 S2 S1 S0OV CI Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 94 23. ALU 23.1. Enunciado Realizar una unidad aritmético lógica con dos operandos de 4 bits (OPA y OPB) y 4 operaciones. Las operaciones que se realizarán son: suma, resta, complemento a 2 (Ca2) y complemento a 1 (Ca1). Para seleccionar una operación se dispone de 4 pulsadores: square4 BTN0: realiza la suma S=OPA+OPB square4 BTN1: realiza la resta. S=OPA-OPB square4 BTN2: devuelve el complemento a 2 de OPB square4 BTN3: devuelve el complemento a 1 de OPB. Siendo BTN0 la operación de mayor prioridad, y BTN3 la de menor (para el caso en que se pulsen más de un botón a la vez). Por ejemplo, si se pulsan a la vez BTN1 y BTN2 el circuito devolverá la resta y no el Ca2. Como salida se tendrá la señal RESUL de 4 bits. a) Realizar el diagrama de bloques del circuito: Para el diseño se podrá emplear cualquiera de los siguientes bloques sin necesidad de describirlos en puertas (no todos son necesarios): multiplexores, sumadores, codificadores, decodificadores, demultiplexores y comparadores. Todos ellos de uno o varios bits. Además se podrá emplear cualquier tipo de puertas lógicas. Cualquier otro bloque deberá ser descrito en función de los bloques citados o en puertas. b) Incluir la señal de desbordamiento, sabiendo que: Para el caso de la suma se considera que los operandos están en binario puro. Para la resta y el Ca2, los operandos de entrada están codificados en Ca2 Para el Ca1 el operando de entrada está codificado en Ca1. Se valorará la reducción de componentes del circuito y la sencillez. 23.2. Solución Hay muchas posibles soluciones para este diseño. Inicialmente el circuito podría diseñarse de la siguiente manera. 11 10 01 00OPER(1:0) OPB(3:0) + OPA(3:0) 4 4 Ca2 OPB(3:0) 4 Ca1 OPB(3:0) 4 4 2 4 4 R_SUM R_CA2 R_CA1 4 R_(3:0) Códigos de operación 00 : Ca1 01 : Ca2 10 : RESTA 11 : SUMA CODIF BTN0 I3 BTN1 I2 BTN2 I1 BTN3 I0 S0 S1 ENABLE A EI EO '1' CO OPB(3:0) - OPA(3:0) 4 4 R_RES DE Codificador con prioridad Según el enunciado, no disponemos del restador y de los bloques que realizan el Ca2 y Ca1. El restador se puede hacer con un sumador, haciendo el complemento a dos del minuendo. Y que como nunca tendremos que hacer una suma y resta a la vez, podemos realizar un bloque sumador/restador: http://hdl.handle.net/10115/5727 23. ALU Departamento de Tecnología Electrónica - URJC 95 O P A (3 : 0) S U M 4B I T S S(3:0)CO CI 4 4 A(3:0) B(3:0) S(3:0) 4 O P B (0) OP B (1) O P B (2) OP B (3) S/R DE SUMADOR/RESTADOR O P A (3 : 0) S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) O P A (3 : 0) S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) La señal DE corresponde al desbordamiento de la resta (hecha como suma) en complemento a dos, y se puede calcular de distintas maneras, una de ellas es (condición de desbordamiento en la suma en Ca2): B(3) A3 B3 S3 DE 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A(3) S(3) DE Por lo tanto podemos sustituir los bloques sumador y restador por el nuevo bloque. Hacer el bloque que calcula el complemento a dos de B, va a ser sencillo, simplemente tenemos que invertir B y añadirle uno. Como necesitamos añadir uno, podemos utilizar el mismo bloque sumador. De hecho podemos hacer igual que si fuésemos a realizar una resta, pero haciendo que OPA sea igual a cero. "0000" S U M 4B I T S S(3:0)CO CI 4 4 A(3:0) B(3:0) S(3:0) 4 O P B (0) OP B (1) O P B (2) OP B (3) DE '1' Ca2 S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) Y por último, podemos hacer el complemento a uno simplemente invirtiendo B. Para ello podemos usar un bloque a parte, o utilizar lo mismo que hemos usado, sólo que no añadimos el acarreo de entrada. http://hdl.handle.net/10115/5727 23. ALU Departamento de Tecnología Electrónica - URJC 96 "0000" S U M 4B I T S S(3:0)CO CI 4 4 A(3:0) B(3:0) S(3:0) 4 O P B (0) OP B (1) O P B (2) OP B (3) DE '1' '0' Ca1 S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) S U M 4B I T S 4 O P B (0) OP B (1) O P B (2) OP B (3) Evidentemente esta una forma ineficiente de hacer el complemento a uno si sólo necesitásemos realizar esta operación, pero al tener que realizar sumas y restas, nos quedará un diseño muy compacto. "0000" S U M 4B I T S S(3:0)CO CI 4 4 A(3:0) B(3:0) S(3:0) 4 O P B (0) O P B (1) O P B (2) OP B (3) DE 0 1Códigos de operación 00 : Ca1 01 : Ca2 10 : RESTA 11 : SUMA CODIF BTN0 I3 BTN1 I2 BTN2 I1 BTN3 I0 S0 S1 A EI EO '1' Codificador con prioridad OPA(3:0) 4 OP E R (1 ) O P E R (0 ) Sólo en la suma no invierte (OPER="11") En la suma (OPER="11") y en Ca1 (OPER=00") CI='0' S U M 4B I T S 4 O P B (0) O P B (1) O P B (2) OP B (3) OP E R (1 ) O P E R (0 ) b) Desbordamiento: Y por último queda la señal de desbordamiento. En la suma se selecciona el acarreo de salida (CO), ya que están en binario puro; en la resta y Ca2 se selecciona DE, y en Ca1 cualquiera de ellas ya que siempre será cero (porque se le suma 0). Esta señal se quedaría así. 11 10 01 00OPER(1:0) 2 RES_DE CO DE DE DE 1 0 OPER(1) RES_DE DE 1 0 CO DE OPER(0) Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 97 24. Contador 1 24.1. Enunciado Mediante contadores síncronos de 4 bits como el mostrado en la figura, a) Diseñar un circuito que a partir de una señal de reloj CLK de frecuencia 160Hz proporcione una señal de 1Hz b) Realizar un segundero: A partir de la salida anterior obtener un circuito que periódicamente encienda y apague un LED durante un segundo. Esto es: 1 segundo encendido, el siguiente segundo apagado, el siguiente segundo encendido, ... c) Añadir al circuito anterior otro LED que esté encendido mientras el otro LED esté apagado, y que se apague mientras el otro esté encendido. D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE 24.2. Solución a) Tenemos un reloj que va a 160Hz, y queremos una salida a 1Hz. Para ello tenemos que dividir la frecuencia entre 160. Con contadores de 4 bits, podemos dividir primero entre 16 y obtener una señal de 10Hz y dividir ésta entre 10 y obtener la salida de 1Hz. D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE CLK '0' VCC '1' Contador módulo 16 Este contador es de 4 bits, va de 0 a 15 (el fin de cuenta está en 15) Contador módulo 10 '0' S10Hz 160Hz Fin de cuenta al llegar a 9 (1001) S1Hz Señal a 1 Hz, periodo 1 segundo b) La señal que hemos obtenido es de periodo 1 segundo. Y en cada segundo sólo estará un ciclo de reloj de Clk a '1' y el resto estará a cero. Cada ciclo de reloj dura 6,25 ms (1s/160=0,00625s). Ya que 160 ciclos de 6,25ms hacen 1 segundo. Así que la señal de salida S1Hz tiene la siguiente forma de onda (la imagen no está a escala). 1 s 6,25 ms CLK 160 ciclos S1Hz Ahora queremos que cada segundo se encienda o apague un LED. Como cada segundo tenemos un pulso de la señal S1Hz, podemos hacer que esta señal se encargue de dar la orden de encendido o apagado. Para mantener http://hdl.handle.net/10115/5727 24. Contador 1 Departamento de Tecnología Electrónica - URJC 98 (memorizar) la orden después de que se termine el pulso de S1Hz usaremos un biestable. Podemos usar el biestable T, que cambia de valor cada vez que recibe un pulso. 1kΩ LED = '1' → Encendido LED = '0' → Apagado T Q S1Hz LED CLK La forma de onda resultante que va al LED será: 1 s 6,25 ms CLK 160 ciclos S1Hz LED 1 segundo encendido 1 segundo apagado c) Si queremos dos LED que se enciendan alternativamente, bastará con conectar el otro LED a la salida negada del biestable. 1kΩ T Q S1Hz LED1 CLK 1kΩ LED2 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 99 25. Contador 2 25.1. Enunciado a) Necesitamos obtener una señal de 20 KHz a partir de una señal de reloj de 1 MHz. Para ello disponemos de dos contadores síncronos BCD 74HC160 como el de la figura. Dibujar el diagrama lógico necesario. b) Se quiere implementar un reloj digital que muestre la hora (de 1 a 12) y los minutos (de 0 a 59) en el formato H H : M M. Para ello se dispone de 4 contadores BCD 74HC160, 4 decodificadores BCD- 7 segmentos y 4 displays de 7 segmentos. Indique las conexiones necesarias de todos los componentes. 25.2. Solución a) La frecuencia tiene que disminuir desde 1MHz hasta 20kHz, lo que supone que necesitamos dividir la frecuencia entre 50. Como disponemos de contadores BCD, podemos dividir primero entre 10 y luego entre 5. Como es un contador BCD, cuenta de 0 a 9, y por tanto para el primer contador no hace falta calcular el fin de cuenta pues ya lo hacen las señales CEO y TC. A continuación se muestra una posible solución, aunque hay muchas otras posibles Clk1Hz Contador módulo 10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' CLK 1MHz 74HC160 Este contador es BCD, va de 0 a 9 (el fin de cuenta está en 9) '0' VCC '1' Contador módulo 5 74HC160 CONTA10 CONTA10 CONTA50 CONTA50 Fin de cuenta al llegar a 4 20kHz 100kHz Por ejemplo, el primer contador realizar la cuenta de 0 a 9, que es todo el rango del contador (pues es BCD), por tanto no es necesario cargar ningún dato al llegar al fin de cuenta, él sólo irá de 9 a 0. Pero si fuese un contador hexadecimal (de 0 a 15) entonces sí que sería necesario. Así que podría quedar así: http://hdl.handle.net/10115/5727 25. Contador 2 Departamento de Tecnología Electrónica - URJC 100 Clk1Hz Contador módulo 10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' CLK 1MHz 74HC160 Este contador es BCD, va de 0 a 9 (el fin de cuenta está en 9) '0' VCC '1' Contador módulo 5 74HC160 CONTA10 CONTA10 CONTA50 CONTA50 Fin de cuenta al llegar a 4 20kHz 100kHz b) Podemos suponer que tenemos una señal de entrada de periodo 1 minuto, sin embargo, aprovechamos para explicar cómo se generaría a partir del reloj de 1MHz. Vamos a usar contadores BCD y por tanto no hace falta usar el final de cuenta ni la carga para todos aquellos que cuenten de 0 a 9 (ver apartado anterior, si fuese contadores módulo 16 sí sería necesario). Para el último contador, debido que cuenta de 0 a 5, sí que necesitamos generar un fin de cuenta cuando Q=”0101”, y CE=’1’, que realizará la carga (L) a cero. Fíjate como van cambiando las frecuencias y los periodos a la salida de cada contador. Contador módulo 10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' CLK 1MHz 74HC160 '0' VCC Contador módulo 10 74HC160 F100KHZ 100kHz F10KHZ 10kHz D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 F10HZ 10Hz D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 F1KHZ 1kHz F100HZ 100Hz D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 T10S 0,1Hz D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 F1HZ 1Hz D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 100ms10ms1ms100µs10µs 1µs 1s 10s T10HZ D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' Contador módulo 6 74HC160 T10S T1M T1M Fin de cuenta al llegar a 5 60s=1min Ahora la salida que hemos generado, que nos indica cada minuto que pasa, será la entrada de nuestro reloj. Y generaremos un contador de 60 minutos: http://hdl.handle.net/10115/5727 25. Contador 2 Departamento de Tecnología Electrónica - URJC 101 CONVBCD7SEG A G D B C F E 7 CONVBCD7SEG A G D B C F E 7 T10M D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Contador módulo 10 74HC160 10min D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' Contador módulo 6 74HC160 T10S T1H T1M Fin de cuenta al llegar a 5 60min=1h CLK 1MHz T1M 1min Unidades de minuto (0-9) Decenas de minuto (0-5) Y ya tenemos una señal que nos da un pulso cada hora, y con ella generaremos el contador de 12 horas. Este contador de horas es especial, ya que la cuenta es 01, 02, ..., 08, 09, 10, 11, 12 y vuelta a 01. Tendremos un contador para las unidades y otro para las decenas de horas. Las decenas de horas sólo van a ser 0 ó 1. Ya que el formato es de 12 horas y no de 24 horas. El contador de unidades realizará una cuenta de 1 a 9 cuando las decenas valgan 0, y otra de 0 a 2 cuando las decenas valgan 1, al terminar esta última cuenta, las unidades volverán a 1 (después de las doce viene la una, no existe la hora cero en formato de 12 horas). La secuencia de la cuenta será: 01 02 03 04 05 06 07 08 09 10 11 12 01 02 ... decenas de horas unidades de horas fin de cuenta de las unidades, añade una a las decenas fin de cuenta del contador. Comprobar que el contador de unidades valga 2 y que el de decenas valga 1. Se inicia en 01 (no en 00) Así que tendremos el paso de 09 a 10 que es el paso normal de añadir una decena. Y por otro lado tenemos el paso del fin de cuenta, de 12 a 01, que tiene dos particularidades: square4 Por usar contadores BCD para poder mostrar fácilmente la cuenta de horas por los displays, se nos complica la cuenta, y como 12 no es divisible entre 10, tenemos que comprobar el fin de cuenta no sólo con el valor de las decenas, sino también con el de las unidades. square4 Por otro lado, para el contador de unidades, el inicio de cuenta, desde 12 a 01 es distinto que de 09 a 10. Si usamos un contador BCD, la cuenta de 09 a 10 se inicia sola por el propio contador y no tenemos que preocuparnos. Para el caso de 12 a 01 tenemos que cargar un 1 El contador nos quedaría: http://hdl.handle.net/10115/5727 25. Contador 2 Departamento de Tecnología Electrónica - URJC 102 CONVBCD7SEG A G D B C F E 7 CONVBCD7SEG A G D B C F E 7 T10H D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Unidades de hora 74HC160 10horas D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' 74HC160 T12H T12H Fin de cuenta al llegar a 12 12horas=½dia CLK 1MHz T1H 1hora I0 I1 I2 I3 unidades = 2 decenas = 1 Se inicia cuando estemos en 12 y haya una nueva hora (T1H)T1H: Nueva cuenta de una hora VCC '1' Cuando se vuelve de 12 horas se carga un uno. Después de las doce viene la una T12H Decenas de hora Por último, a modo de ejercicio (pero no lo pedían en este problema), para este contador de horas, si no tuviésemos los bloques contadores 74HC160, sino que fuesen módulo 16, el esquema quedaría: CONVBCD7SEG A G D B C F E 7 CONVBCD7SEG A G D B C F E 7 T10H D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC Unidades de hora Módulo 16 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' Módulo 16 T12H T12H Fin de cuenta al llegar a 12 12horas CLK 1MHz T1H 1hora I0 I1 I2 I3 unidades = 2 decenas = 1 Se inicia cuando estemos en 12 y haya una nueva hora (T1H) T1H: Nueva cuenta de una hora Seleccionamos según qué caso Decenas de hora unidades = 9 T12H T10H Se inicializa después de 10 horas, o después de 12 horas '1' '0' 0 1 T10H Cuando se vuelve de 12 horas se carga un uno, ya que después de las doce viene la una. Cuando se vuelve de las 9 se pone un cero pasamos a las 10 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 103 26. Contador 3 26.1. Enunciado Realizar el circuito que obtiene las señales Q10 y Q30 del "café electrónico" descrito en el problema 18. Para ello se dispone un reloj (CLK) de 12kHz y una señal de entrada (MOV), que indica si el alumno se ha movido. Cuando la señal de entrada MOV vale '1' indica que hay movimiento, cuando vale '0' indica que el alumno está quieto. El funcionamiento de las señales de salida es el siguiente: square4 La señal Q10 se debe poner a '1' cuando hayan transcurrido 10 minutos durante los que la señal MOV se ha mantenido a '0'. Antes de que transcurran 10 minutos, Q10 valdrá '0'. square4 La señal Q30 se debe poner a '1' cuando hayan transcurrido 30 minutos durante los que la señal MOV se ha mantenido a '0'. Antes de que transcurran 30 minutos, Q30 valdrá '0'. Para realizar el circuito se pueden usar todos los bloques combinacionales estudiados (comparadores, multiplexores, codificadores, sumadores,...) ,así como puertas lógicas y biestables. También se pueden utilizar contadores módulo 16 como el de la figura. Para cada bloque utilizado se debe especificar claramente el tipo de bloque, las señales de entrada y salida, y el ancho de bus. D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE CLEAR 26.2. Solución Tenemos que realizar un contador de minutos, cuando la cuenta sea mayor que 10 minutos, se activará la señal Q10 (se podrá a uno) y cuando la cuenta sea mayor que 30 se activará Q30. (se podrá a uno). La única diferencia con un contador normal es que cuando la señal MOV valga 1, empezaremos la cuenta desde cero. Para empezar la cuenta se puede usar el load (L) del contador y lo haríamos de manera síncrona cargando ceros en el dato, o bien lo podemos realizar de manera asíncrona utilizando el CLEAR de cada contador. Como queremos contar minutos, lo primero que tenemos que hacer es obtener una señal periódica de un minuto. Para ello, pasamos primero los 12kHz a 1Hz, obteniendo una señal T1S de un segundo de periodo (dividiendo por 12000) y de esta señal, pasamos de una señal de un minuto (dividiendo por 60). En cualquier momento que la señal MOV valga 1, el contador volverá al principio. En la figura de la izquierda se muestra cómo obtener la señal de periodo un segundo. En este caso el contador se inicializa asíncronamente cada vez que MOV=1 , utilizando la señal CLEAR. La otra opción es utilizar el LOAD, habría que hacer la OR de load que ya tenemos con la inicialización (esta opción se muestra en la figura de la derecha): http://hdl.handle.net/10115/5727 26. Contador 3 Departamento de Tecnología Electrónica - URJC 104 D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CL K CE O T C CB 4C L E CL E A R ' 0' V CC ' 1' Co nt ad o r m ód u lo 12 Fi n de cu en ta a l lle ga r a 11 , no ha ce fa lta C E po rq u e es tá sie m pr e a '1' T 1m s Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de cu en ta a l lle ga r a 9 (10 01 ) CL K CL E A R T 10 m s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O TC CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de c u en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m s D 0 D 1 D 2 D3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E C o n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 1s CL K M OV D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CL K CE O T C CB 4C L E CL E A R ' 0' ' 0' V CC ' 1' Co nt ad o r m ód u lo 12 Fi n de cu en ta a l lle ga r a 11 , no ha ce fa lta C E po rq u e es tá sie m pr e a '1' T 1m s Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de cu en ta a l lle ga r a 9 (10 01 ) CL K CL E A R T 10 m s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O TC CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de c u en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m s D 0 D 1 D 2 D3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E C o n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 1s CL K M OV D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C L K CE O T C CB 4C L E CL E A R ' 0' V CC ' 1' Co nt ad o r m ód u lo 12 Fi n de cu en ta al lle ga r a 11 , no ha ce fa lta CE po rq u e es tá sie m pr e a '1 ' T 1m s Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E C o n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O TC CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m s D 0 D 1 D2 D3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 1s CL K ' 0' M OV M OV M OV M OV D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C L K CE O T C CB 4C L E CL E A R ' 0' ' 0' V CC ' 1' Co nt ad o r m ód u lo 12 Fi n de cu en ta al lle ga r a 11 , no ha ce fa lta CE po rq u e es tá sie m pr e a '1 ' T 1m s Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E C o n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O TC CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m s D 0 D 1 D2 D3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 1s CL K ' 0' M OV M OV M OV M OV M OV http://hdl.handle.net/10115/5727 26. Contador 3 Departamento de Tecnología Electrónica - URJC 105 Sin embargo, siendo prácticos, en realidad da igual inicializar esta parte del contador, si no la inicializamos, vamos a perder como mucho un segundo, que es algo insignificante respecto a la cuenta de 10 minutos que llevamos. Estos contadores se podrían dejar sin inicializar cuando MOV='1'. Los contadores que hemos realizado nos proporcionan una salida de un segundo de periodo (f=1Hz) Con esta señal (T1s) realizaremos la cuenta de 60 segundos para obtener una señal de un minuto de periodo (T1m). Este circuito se muestra en la siguiente figura. La inicialización debida al movimiento se ha hecho con el Load (L), también se podía haber hecho con el CLEAR. Si no se pusiese inicialización, podríamos perder hasta un minuto de diez, lo que ya quizás puede ser importante. Reloj de 12kHz D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC CB4CLE Contador módulo 10 '0' Fin de cuenta al llegar a 9 (1001) CLK CLEAR T10s D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC CB4CLE Contador módulo 6 '0' Fin de cuenta al llegar a 5 (0101) CLK CLEAR T1m CLK '0' MOV MOVT1s Ahora ya tenemos que hacer los contadores de 10 y 30 minutos. Como suele ocurrir en electrónica digital, hay muchas maneras de hacer este circuito. Una solución podría ser realizar un contador de 99 minutos y poner comparadores, si la cuenta es mayor que 10 suena se pone a uno la señal Q10. Y si la cuenta es mayor que 30 se pone a uno la señal Q30. Se puede considerar raro que el alumno se quede dormido desde los 30 minutos hasta los 99 minutos sin que oiga la alarma. Y por tanto, al llegar a 99 el contador se inicializaría porque se supone que nunca va a darse este caso (más de una hora sonando la alarma). Como 10 y 30 son los primeros números de su decena, nos basta con comparar las decenas. Esto es, si las decenas de la cuenta de minutos son mayores que 0, significa que ya estamos por los 10 o más. Y si las decenas son mayores que 2, quiere decir que ya estamos por los 30 minutos o más. http://hdl.handle.net/10115/5727 26. Contador 3 Departamento de Tecnología Electrónica - URJC 106 Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O TC CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m CL K ' 0' M OV M OV T 1m A 3 A M A 2 A 1 A 0 B 3 B 2 B 1 B 0 ' 0' ' 1' ' 0' ' 0' Si la s de ce na s so n m ay o re s qu e 2, sig n ifi ca qu e ya v am o s m ás de 30 m in u to s Q3 0 A 3 A M A 2 A 1 A 0 B 3 B 2 B 1 B 0 ' 0' ' 0' ' 0' ' 0' Si la s de ce n as so n m ay o re s qu e 0, sig n ifi ca qu e ya v am o s m ás de 10 m in u to s Q1 0 Re lo j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O TC CB 4C L E Co nt ad o r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 0m CL K ' 0' M OV M OV M OV T 1m A 3 A M A 2 A 1 A 0 B 3 B 2 B 1 B 0 ' 0' ' 1' ' 0' ' 0' Si la s de ce na s so n m ay o re s qu e 2, sig n ifi ca qu e ya v am o s m ás de 30 m in u to s Q3 0 A 3 A M A 2 A 1 A 0 B 3 B 2 B 1 B 0 ' 0' ' 0' ' 0' ' 0' Si la s de ce n as so n m ay o re s qu e 0, sig n ifi ca qu e ya v am o s m ás de 10 m in u to s Q1 0 Otra alternativa sería hacer un contador de 30 minutos y un contador de 10 minutos. Como las unidades de minuto van a ser las mismas para los dos, podemos realizar un contador de 3 decenas de minuto y otro de 1 decena de minuto. De hecho, este contador lo tenemos ya hecho, es la señal T10m. Con el contador de 30 minutos obtendremos la señal T30m. Así pues, queremos obtener una señal de periodo de 10 minutos y otra de periodo de 30 minutos. Éstas señales se muestran en la siguiente figura: http://hdl.handle.net/10115/5727 26. Contador 3 Departamento de Tecnología Electrónica - URJC 107 Reloj de 12kHz D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC CB4CLE Contador módulo 10 '0' Fin de cuenta al llegar a 9 (1001) CLK CLEAR T10m D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC CB4CLE Contador módulo 2 '0' Fin de cuenta al llegar a 2 (0010) CLK CLEAR T30m CLK '0' MOV MOVT1m Y ¿cómo conseguimos que una vez que hemos llegado a los 10 ó los 30 minutos se mantenga la señal activa para que suene la alarma? Podemos usar un biestable, por ejemplo un J-K, poniendo la señal T10m ó T30m en la entrada J, hará que el biestable se mantenga a 1 hasta que K se ponga a '1'. ¿Cuándo queremos que el biestable se ponga a 0? cuando se mueve, por tanto, en la entrada K del biestable ponemos la señal MOV. ¿Qué pasaría si MOV y T10m se ponen a uno simultáneamente? el biestable cambiaría de valor, pero no es importante, porque T10m (y T30m) se ponen a uno sólo durante un ciclo de reloj, por tanto será inapreciable, y en el siguiente ciclo de reloj tendremos que J=0 y K=1, por tanto el biestable volverá a 0. Además de que sería mucha casualidad que el alumno se moviese en el preciso instante en que el contador llega a su fin. El circuito quedaría como sigue: http://hdl.handle.net/10115/5727 26. Contador 3 Departamento de Tecnología Electrónica - URJC 108 R el o j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co n ta do r m ód u lo 2 ' 0' Fi n de cu en ta al lle ga r a 2 (00 10 ) CL K CL E A R T 30 m CL K ' 0' M OV M OV T 1m J K M OV CL K J K M OV CL K CL K Q Q Q3 0 Q1 0 R el o j d e 12 kH z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E CE O T C CB 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K CL E A R T 10 m D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE CE O T C CB 4C L E Co n ta do r m ód u lo 2 ' 0' Fi n de cu en ta al lle ga r a 2 (00 10 ) CL K CL E A R T 30 m CL K ' 0' M OV M OV M OV T 1m J K M OV CL K J K M OV CL K CL K Q Q Q3 0 Q1 0 Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 109 27. Contador 4 27.1. Enunciado Empleando contadores síncronos BCD CI 74160 como el de la figura: a) Diseñar un contador síncrono módulo 50 b) Diseñar, mediante bloques combinacionales estándar, un sistema que cuente hasta un cierto número variable entre 0 y 99 marcado por el usuario, y que presente la cuenta en 2 displays de 7 segmentos. 27.2. Solución a) Clk1Hz Contador módulo 10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' CLK 74HC160 Este contador es BCD, va de 0 a 9 (el fin de cuenta está en 9) '0' VCC '1' Contador módulo 5 74HC160 CONTA10 CONTA10 CONTA50 CONTA50 Fin de cuenta al llegar a 4 CE b) El usuario introduce el número en BCD, con dos cifras BCD (cada una con 4 bits), una para las unidades y otra para las decenas. La cuenta irá desde 0 hasta el número marcado, utilizándose un contador para unidades y el otro para decenas. Utilizaremos dos comparadores, y cuando los contadores coincidan (sean iguales) al número introducido por el usuario, en la siguiente cuenta los dos contadores pasarán a cero. http://hdl.handle.net/10115/5727 27. Contador 4 Departamento de Tecnología Electrónica - URJC 110 CONVBCD7SEG A G D B C F E 7 CONTA10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC VCC 74HC160 D0 D1 D2 D3 Q0 Q1 Q2 Q3 UP L CE C CEO TC '0' VCC '1' 74HC160 FIN FIN CLK CE I0 I1 I2 I3 decenas iguales Se inicia cuando unidades y decenas sean iguales y venga una nueva cuenta (CE) FIN Decenas '0' CO M P 4B I T S IGUAL CO M P 4B I T S IGUAL U3 U2 U1 U0 D3 D2 D1 D0 EQ_UD EQ_DEC unidades iguales unidades y decenas iguales UNIDADES DECENAS CONVBCD7SEG A G D B C F E 7I0 I1 I2 I3 Unidades CO M P 4B I T S CO M P 4B I T S Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 111 28. Piano electrónico 28.1. Enunciado Se tiene un reloj (CLK) de 30 MHz, y contadores hexadecimales como el de la figura, se pide: a) Realizar un circuito que a partir de la señal de reloj obtenga una señal (F10KHZ) de frecuencia 10 kHz. Esta señal estará un sólo ciclo de reloj a '1' y el resto a '0'. b) Realizar un circuito que cuente entre 1 y 100 pulsos de señal anterior (F10KHZ). La salida se llamará (FOUT). Esto es, si cuenta un pulso, la FOUT tendrá el mismo número de pulsos que F10KHZ. Mientras que si cuenta 100 pulsos, FOUT tendrá un pulso por cada 100 de F10KHZ. La cuenta máxima vendrá fijada por un número BCD de dos cifras introducido por el usuario. D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE CLEAR c) ¿Cuáles serán las frecuencias y periodos mínimos y máximos que podrá tener la señal FOUT? d) A partir de lo anterior, realizar un sintetizador digital simple que genere cuatro notas musicales (DO, RE, MI y FA). De manera resumida, el sintetizador de sonido genera señales periódicas cuya frecuencia viene determinada por la nota musical correspondiente. Aproximadamente, las frecuencias que queremos generar son: DO RE MI FA frecuencia 263 Hz 294 Hz 333 Hz 345 Hz periodo 3,8 ms 3,4 ms 3,0 ms 2,9 ms Para facilitar el cálculo, se recomienda utilizar los periodos (no las frecuencias). La selección de la nota se realizará mediante cuatro pulsadores. Si se pulsan dos pulsadores a la vez, la nota más aguda tendrá prioridad (FA es la de mayor prioridad, DO es la de menor prioridad) Para realizar el circuito se pueden usar todos los bloques combinacionales estudiados, así como contadores, puertas lógicas y biestables. Para cada bloque utilizado se debe especificar claramente qué es, las señales de entrada y salida, y el ancho de bus. 28.2. Solución a) A partir de una señal de 30 MHz queremos obtener una de 10 kHz, por lo tanto, tenemos que contar 3000 ciclos de reloj, que cosas similares ya hemos hecho en los problemas de contadores anteriores. http://hdl.handle.net/10115/5727 28. Piano electrónico Departamento de Tecnología Electrónica - URJC 112 D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C L K C E O T C C B 4C L E C L E A R ' 0' V C C ' 1' Co n ta do r m ód u lo 3 Fi n de cu en ta al lle ga r a 2, n o ha ce fa lta CE po rq u e es tá sie m pr e a '1 ' T 10 0n s R el o j d e 30 M H z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K C L E A R T 1u s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) C L K CL E A R T 10 u s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) C L K C L E A R T 10 0u s C L K C L R f= 10 kH z T= 10 0µ s F1 0M H z F1 M H z F1 00 kH z F1 0k H z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C L K C E O T C C B 4C L E C L E A R ' 0' ' 0' V C C ' 1' Co n ta do r m ód u lo 3 Fi n de cu en ta al lle ga r a 2, n o ha ce fa lta CE po rq u e es tá sie m pr e a '1 ' T 10 0n s R el o j d e 30 M H z D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L CE C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) CL K C L E A R T 1u s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) C L K CL E A R T 10 u s D 0 D 1 D 2 D 3 Q0 Q1 Q2 Q3 L C E C E O T C C B 4C L E Co n ta do r m ód u lo 10 ' 0' Fi n de cu en ta al lle ga r a 9 (10 01 ) C L K C L E A R T 10 0u s C L K C L R f= 10 kH z T= 10 0µ s F1 0M H z F1 M H z F1 00 kH z F1 0k H z http://hdl.handle.net/10115/5727 28. Piano electrónico Departamento de Tecnología Electrónica - URJC 113 b) A partir de la señal F10kHz (T100us) queremos contar entre 1 y 100 ciclos de esta señal. Este problema es similar al de junio de 2007. La diferencia con aquel problema es que ahora tenemos contadores hexadecimales. Por lo tanto, ahora la inicialización de los contadores (L: Load) se hace cuando se cumplen dos condiciones: square4 Cuando el contador está a 9 y le llega una nueva cuenta square4 Cuando se llega a la cuenta indicada por el usuario. CONTA10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC '0' CB4CLE FOUT CLK F10KHZ decenas iguales Se inicia cuando unidades y decenas sean iguales y venga una nueva cuenta (F10KHZ) Ojo no de CONTA10 FOUT '0' C O M P 4B I T S IGUAL C O M P 4B I T S IGUAL U3 U2 U1 U0 D3 D2 D1 D0 EQ_UD EQ_DEC unidades iguales unidades y decenas iguales UNIDADES DECENAS CLK CLEARCLEAR Comprobar cuando vale 9, para volver a cero Las unidades se ponen a cero, cuando: • Están a 9 y llega un nuevo F10KHZ • Cuando se llega a la cuenta indicada por el usuario y llega un nuevo F10KHZ Las decenas se ponen a cero, cuando: • Están a 9 y llega un nuevo CONTA10 • Cuando se llega a la cuenta indicada por el usuario y llega un nuevo F10KHZ Comprobar cuando vale 9, para volver a 0 (aunque para las decenas no haría falta ya que antes se inicializará por la cuenta del usuario) 01 2 3CO M P 4B I T S C O M P 4B I T S c) No hace falta haber hecho el aparatado anterior para saber la frecuencia y periodos máximos y mínimos de FOUT, ya que se puede deducir del enunciado: - La frecuencia máxima y periodo mínimo corresponden con la de la propia señal F10KHZ. Cuando se realiza una sola cuenta. Por tanto: fmax = 10kHz ; Tmin = 100 µs - La frecuencia mínima y periodo máximo corresponden a cuando se cuentan 100 pulsos. Por tanto la frecuencia se divide entre 100 y el periodo se multiplica por 100. Por tanto: fmin = 100Hz ; Tmax = 10 ms d) La señal inicial F10KHZ tiene f = 10kHz ; T = 100 µs Para obtener una señal de una frecuencia mayor tengo que ver la relación de frecuencias o periodos entre ambas. Por ejemplo. Si F10KHZ tiene f = 10kHz y quiero un DO de f =263 Hz tengo que dividir 10kHz entre 263 Hz: 10000 263 =38 http://hdl.handle.net/10115/5727 28. Piano electrónico Departamento de Tecnología Electrónica - URJC 114 Esto también se puede hacer dividiendo los periodos, pero colocados al revés: dividir 3,8 ms entre 100µs, esto es 3800 100 =38 En este caso, la división de los periodos resulta más fácil, y por eso se recomendaba en el enunciado. Para las otras notas se realiza igual: DO RE MI FA relación 38 34 30 29 Por tanto, para realizar el circuito, bastará con contar el número indicado de cuentas según la nota. Según el pulsador que esté presionado seleccionaremos una cuenta distinta. Como ya sabemos, para seleccionar se usan multiplexores, y como hay 4 pulsadores, y necesitamos 2 señales de selección, las tenemos que codificar. Esto que queremos hacer se muestra esquemáticamente a continuación DO CODIF PRIOR RE MI FA I0 I1 I2 I3 S0 S1 00 01 10 11 8 2 cifras BCD: 8 bits unidades y decenas 8 8 8 8 FinDeCuenta 2 cifras BCD: 8 bits unidades y decenas Se llevarán a los comparadores DO: 38BCD RE: 34BCD MI: 30BCD FA: 29BCD Que unido al circuito anterior nos quedaría el circuito final: http://hdl.handle.net/10115/5727 28. Piano electrónico Departamento de Tecnología Electrónica - URJC 115 CONTA10 D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CLK CEO TC CB4CLE D0 D1 D2 D3 Q0 Q1 Q2 Q3 L CE CEO TC '0' CB4CLE FOUT CLK F10KHZ decenas iguales Se inicia cuando unidades y decenas sean iguales y venga una nueva cuenta (F10KHZ) Ojo no de CONTA10 FOUT '0' CO M P 4B I T S IGUAL CO M P 4B I T S IGUAL U3 U2 U1 U0 D3 D2 D1 D0 EQ_UD EQ_DEC unidades iguales unidades y decenas iguales UNIDADES DECENAS CLK CLEARCLEAR Comprobar cuando vale 9, para volver a cero Comprobar cuando vale 9, para volver a 0 (aunque para las decenas no haría falta ya que antes se inicializará por la cuenta del usuario) 01 2 3 DO CODIF PRIOR RE MI FA I0 I1 I2 I3 S0 S1 00011011 4444 4 DO: 38BCD RE: 34BCD MI: 30BCD FA: 29BCD 00011011 4 1000 : DO 0100 : RE 0000 : MI 1001 : FA 4444 0011 : DO 0011 : RE 0011 : MI 0010 : FA UNIDADES DECENAS Se selecciona la decena. DO, RE y MI valen 3, para FA vale 2 CO M P 4B I T S CO M P 4B I T S Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 116 29. Análisis de circuitos 2 29.1. Enunciado Para el siguiente contador suponiendo que el estado inicial es 000 (Q2=Q1=Q0=0) Dibujar el cronograma durante los ciclos de reloj que sean necesarios para mostrar la secuencia completa. En el cronograma se deben incluir al menos las señales CLK, Q0, Q1 y Q2. Indicar la secuencia de salida. Nota: es muy importante indicar los pasos que indiquen cómo se ha obtenido la secuencia. Aunque la secuencia sea la correcta, no se contabilizarán los ejercicios que sólo dibujen las formas de onda sin explicar nada. CLK J0 Q0 K0 J1 Q1 K1 J2 Q2 K2 Vcc Vcc 29.2. Solución Tenemos biestables J-K y una puerta AND. Ponemos sus tablas de verdad para evitar confundirnos durante el ejercicio. Q1 Q0 J2 0 0 0 0 1 0 1 0 0 1 1 1 AND J K Qt Qt+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 J-K Las ecuaciones de las entradas de los biestables son: J2 = Q1·Q0 J1 = Q0 J0 = 1 K2 = Q1 K1 = 1 K0 = Q2 En el tiempo inicial (t=0), Q2=Q1=Q0=0 En estas condiciones, las entradas J-K de cada biestable son: t=0 (Q2=Q1=Q0=0) J2 = 0 J1 = 0 J0 = 1 K2 = 0 K1 = 1 K0 = 0 Así que podemos empezar a rellenar la tabla de transición de estados. Estado Actual t Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 t=0 0 0 0 0 0 0 1 1 0 t=1 Entradas para el siguiente estadotiempo http://hdl.handle.net/10115/5727 29. Análisis de circuitos 2 Departamento de Tecnología Electrónica - URJC 117 Con estas condiciones, cuando llegue el siguiente flanco de reloj. Los estados de los biestables cambiaran a consecuencia de los valores de las entadas (J-K) Así que en t=1, Q2 se mantendrá en el mismo valor (0) porque J2=0 y K2=0. Q1 se está poniendo a 0, por tanto, mantiene su valor (0). Mientras que Q0 se pone a uno, cambiando de 0 a 1 (esto lo puedes obtener de la tabla del J-K que hemos hecho al principio. Entonces: en t=1 → Q2=0; Q1=0 ; Q0=1, y lo incluimos en la tabla: Estado Actual t Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 t=0 0 0 0 0 0 0 1 1 0 t=1 0 0 1 Entradas para el siguiente estadotiempo El siguiente estado será 001 Para calcular los valores de J y K operamos de la misma manera que antes. A partir de los estados de los biestables y las ecuaciones de las J y K, obtenemos los siguientes valores para t=1: t=1 (Q2=0; Q1=0; Q0=1) J2 = 0 J1 = 1 J0 = 1 K2 = 0 K1 = 1 K0 = 0 Los ponemos en la tabla: Estado Actual t Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 t=0 0 0 0 0 0 0 1 1 0 t=1 0 0 1 0 0 1 1 1 0 Entradas para el siguiente estadotiempo Igual que antes: Con estas condiciones, cuando llegue el siguiente flanco de reloj. Los estados de los biestables cambiaran a consecuencia de los valores de las entadas (J-K) Así que en t=2, Q2 se mantendrá en el mismo valor (0) porque J2=0 y K2=0. Q1 cambiará de valor porque J1=1 y K1=1, por tanto se pone a 1. Mientras que Q0 se pone a uno, por lo que se mantiene en el mismo valor. Rellenamos la tabla: Estado Actual t Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 t=0 0 0 0 0 0 0 1 1 0 t=1 0 0 1 0 0 1 1 1 0 t=2 0 1 1 Entradas para el siguiente estadotiempo El siguiente estado será 011 Y se continúa realizando el mismo proceso. La tabla queda: Estado Actual t Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 t=0 0 0 0 0 0 0 1 1 0 t=1 0 0 1 0 0 1 1 1 0 t=2 0 1 1 1 1 1 1 1 0 t=3 1 0 1 0 0 1 1 1 1 t=4 1 1 0 0 1 0 1 1 1 t=5 0 0 1 0 0 1 1 1 0 t=6 0 1 1 .... Entradas para el siguiente estadotiempo Vuelve al estado de t=1. el estado de t=0 no se repite más http://hdl.handle.net/10115/5727 29. Análisis de circuitos 2 Departamento de Tecnología Electrónica - URJC 118 Por tanto, la secuencia de salida es 000, 001, 011, 101. 110. 001, 011, ..., que si son números binarios la secuencia sería 0, 1, 3, 5, 6, 1, 3, 5, 6, 1, ... Como se puede apreciar, el 0 no vuelve a aparecer más. El cronograma queda entonces: Clk Q0 Q1 Q2 t=0 t=1 t=2 t=3 t=4 t=5 t=6 t=7 t=8 t=9 0 1 3 5 6 1 3 5 6 1 La secuencia se repite periódicamenteEl estado inicial no se repite más Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 119 30. Análisis de circuitos 3 30.1. Enunciado Indicar la secuencia del siguiente contador suponiendo que el estado inicial es Q0=Q1=Q2=0. Dibujar las formas de ondas para 9 ciclos de reloj ¿Con qué secuencia se corresponde? T0 Q0 T1 Q1 T2 Q2 CLK 30.2. Solución Tenemos biestables T, si la entrada es '1' en el siguiente ciclo de reloj el estado del biestable será el estado complementario al actual. Si la entrada es '0' se mantendrá el mismo estado. Para hallar la secuencia podemos ir yendo estado a estado: Inicialmente partimos de "000" (Q2=0, Q1=0, Q0=0). Con estos valores hallamos los valores que tendremos en las entradas T2, T1 y T0, y estas entradas harán cambiar el estado en el siguiente ciclo de reloj. '0' Estado inicial T0 Q0 T1 Q1 T2 Q2 CLK '0' '0' Q0=Q1=Q2='0' '0' '0' '0''0' '0' '1' '1' '1' '0' '0' '0' '0' '0' '0' '1' '0' T0='1' ; T1='0' ; T2='0' Entradas para el estado siguiente Q0(t+1)='1' ; Q1(t+1)='0' ; Q2(t+1)='0' Estado siguiente Q1 y Q2 no cambianQ0 cambia Haciendo esto para cada estado obtenemos la siguiente tabla: http://hdl.handle.net/10115/5727 30. Análisis de circuitos 3 Departamento de Tecnología Electrónica - URJC 120 Estado Actual Q2 Q1 Q0 T2 T1 T0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 Entradas para el siguiente estado El siguiente estado será 001 Vuelta al estado inicial Dedicar un tiempo a analizar previamente el circuito puede ayudarnos a obtener la tabla, por ejemplo analizando la siguiente figura vemos que T0='0' cuando hay un número impar de unos en Q2,Q1 y Q0. Si hay un número par de unos T0='1'. Además, cuando T0='1', entonces T1='0' y T2='0'. Y de la misma manera, si T1='1' entonces T2='0'. Por lo tanto, en cada ciclo de reloj sólo va a haber una T que sea '1', y por tanto, sólo va a cambiar de estado un biestable. T0 Q0 T1 Q1 T2 Q2 CLK T0=Q0⊕Q1⊕Q2 T0='0' cuando haya un nº impar de unos en Q0,Q1 y Q2. Si no T0='1' Si T0='1' entonces T1='0' y T2='0' T0='1' '0' '0' '0' '0' A partir de la secuencia se pueden dibujar las formas de onda: Clk Q0 Q1 Q2 Secuencia de salida: 000-001-011-010-110-111-101-100 Esta secuencia coincide con el código Gray de 3 bits. Se puede apreciar más fácilmente desde la tabla. Y como hemos podido comprobar con el valor de las entradas T de los biestables, en cada ciclo de reloj sólo cambia un bit. Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 121 31. Análisis de circuitos 4 31.1. Enunciado Para el siguiente contador suponiendo que el estado inicial es 001 (Q0=1 ; Q1=Q2=0) Dibujar las formas de ondas durante los ciclos de reloj que sean necesarios para mostrar la secuencia completa. Indicar la secuencia de salida. CLK J0 Q0 K0 J1 Q1 K1 J2 Q2 K2 Vcc Vcc 31.2. Solución Tenemos biestables J-K, y puertas AND y NOR. Ponemos sus tablas de verdad para evitar confundirnos durante el ejercicio. Q1 Q0 J2 0 0 0 0 1 0 1 0 0 1 1 1 AND Q2 Q1 K0 0 0 1 0 1 0 1 0 0 1 1 0 NOR Qt J K Qt+1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 J-K Partimos de Q0='1'; Q1=Q2='0'. Entonces las entradas para el siguiente ciclo de reloj serán. http://hdl.handle.net/10115/5727 31. Análisis de circuitos 4 Departamento de Tecnología Electrónica - URJC 122 CLK J0 Q0 K0 J1 Q1 K1 J2 Q2 K2 Vcc Vcc Estado inicial Q0='1' ; Q1=Q2='0' J0='1' ; K0='1' J1='1' ; K1='1' J2='0' ; K2='0' Entradas para el estado siguiente Q0(t+1)='0' Q1(t+1)='1' Q2(t+1)='0' Estado siguiente '1' '0' '0' '0' '0' '1' '1' '0' '0' Estado actual Q0='1' Q1='0' Q2='0' '1' '1' Realizamos este mismo cálculo para cada estado nuevo que aparece y lo ponemos en una tabla. Estado Actual Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 Entradas para el siguiente estado El siguiente estado será 010 Vuelta al estado inicial La secuencia de salida es 001, 010, 011, 101, 111, que son los números primos del 1 al 7, (incluyendo el 1): 1,2,3,5,7 El cronograma es: Clk Q0 Q1 Q2 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 1 2 3 5 7 1 2 3 5 7 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 Estado inicial La secuencia se repite periódicamente Problemas resueltos de electrónica digital Departamento de Tecnología Electrónica - URJC 123 32. Análisis de circuitos 5 32.1. Enunciado Para el siguiente circuito secuencial suponiendo que el estado inicial es 000 (Q0=Q1=Q2=0) Dibujar el cronograma durante los ciclos de reloj que sean necesarios para mostrar la secuencia completa. En el cronograma se deben incluir al menos las señales CLK, Q0, Q1 y Q2. Indicar la secuencia de salida. Nota: es muy importante indicar los pasos que indiquen cómo se ha obtenido la secuencia. Aunque la secuencia sea la correcta, no se contabilizarán los ejercicios que sólo dibujen las formas de onda sin explicar nada. T0 Q0 T1 Q1 T2 Q2 CLK 32.2. Solución Tenemos biestables T y una puerta XOR. Ponemos sus tablas de verdad para evitar confundirnos durante el ejercicio. Q1 Q0 T2 0 0 0 0 1 1 1 0 1 1 1 0 XOR T Qt Qt+1 0 0 0 0 1 1 1 0 1 1 1 0 T Las ecuaciones de las entradas de los biestables son: T2 = Q1 ⊕ Q0 = Q1  ·Q0 + Q1·Q0  T1 = Q0 T0 = Q2  En el tiempo inicial (t=0), Q2=Q1=Q0=0 En estas condiciones, la entrada T de cada biestable es t=0 (Q2=Q1=Q0=0) T2 = 0 T1 = 0 T0 = 1 Así que sólo Q0 va a cambiar con el siguiente flanco de reloj, teniendo entonces para t=1 : Q2=0; Q1=0; Q0=1 Este proceso se realiza igual para los siguientes ciclos de reloj hasta que se obtenga un estado por el que se ha pasado, a partir de entonces la secuencia empieza a ser periódica (en el problema 29 el proceso está más detallado). La tabla de transición de estado se muestra a continuación: http://hdl.handle.net/10115/5727 32. Análisis de circuitos 5 Departamento de Tecnología Electrónica - URJC 124 Estado Actual t Q2 Q1 Q0 T2 T1 T0 t=0 0 0 0 0 0 1 t=1 0 0 1 1 1 1 t=2 1 1 0 1 0 0 t=3 0 1 0 1 0 1 t=4 1 1 1 0 1 0 t=5 1 0 1 1 1 0 t=6 0 1 1 0 1 1 t=7 0 0 0 0 0 1 Entradas para el siguiente estado Vuelta al estado inicial (t=0) tiempo Por tanto, la secuencia de salida es: 000, 001, 110, 010, 111, 101, 011, 000, .... que si se consideran números binarios es: 0, 1, 6, 2, 7, 5, 3, 0, ..... El cronograma se dibuja a continuación: Clk Q0 Q1 Q2 t=0 t=1 t=2 t=3 t=4 t=5 t=6 t=7 t=8 t=9 0 1 6 2 7 5 3 0 1 6 La secuencia se repite periódicamente Estado inicial