DISEÑO E IMPLEMENTACIÓN DE UN SIMULADOR VISUAL DE UN PROCESADOR CON SEGMENTACIÓN

dc.contributor.author	Llona Cabeza, Raúl
dc.date.accessioned	2024-07-22T12:00:08Z
dc.date.available	2024-07-22T12:00:08Z
dc.date.issued	2024-07-18
dc.identifier.uri	https://hdl.handle.net/10115/38548
dc.description	Trabajo Fin de Grado leído en la Universidad Rey Juan Carlos en el curso académico 2023/2024. Directores/as: Ángel Serrano Sánchez De León
dc.description.abstract	En este trabajo se ha desarrollado un simulador de un procesador que cuenta con una interfaz de usuario con el propósito de ayudar a estos estudiantes a asimilar el comportamiento de los procesadores. Se trata de una herramienta más para que tengan a su disposición y, a diferencia de otros recursos estáticos como libros y apuntes, se pueda interactuar con ella y se pueda visualizar de forma dinámica su funcionamiento.
dc.language.iso	spa
dc.publisher	Universidad Rey Juan Carlos
dc.rights	Creative Commons Atribución-CompartirIgual 4.0 Internacional
dc.rights.uri	https://creativecommons.org/licenses/by-sa/4.0/legalcode
dc.subject	Simulador
dc.subject	Procesador MIPS
dc.subject	Arquitectura de computadores
dc.subject	Java
dc.title	DISEÑO E IMPLEMENTACIÓN DE UN SIMULADOR VISUAL DE UN PROCESADOR CON SEGMENTACIÓN
dc.type	info:eu-repo/semantics/studentThesis
dc.rights.accessRights	info:eu-repo/semantics/openAccess

Except where otherwise noted, this item's license is described as Creative Commons Atribución-CompartirIgual 4.0 Internacional