Show simple item record

DISEÑO E IMPLEMENTACIÓN DE UN SIMULADOR VISUAL DE UN PROCESADOR CON SEGMENTACIÓN

dc.contributor.authorLlona Cabeza, Raúl
dc.date.accessioned2024-07-22T12:00:08Z
dc.date.available2024-07-22T12:00:08Z
dc.date.issued2024-07-18
dc.identifier.urihttps://hdl.handle.net/10115/38548
dc.descriptionTrabajo Fin de Grado leído en la Universidad Rey Juan Carlos en el curso académico 2023/2024. Directores/as: Ángel Serrano Sánchez De León
dc.description.abstractEn este trabajo se ha desarrollado un simulador de un procesador que cuenta con una interfaz de usuario con el propósito de ayudar a estos estudiantes a asimilar el comportamiento de los procesadores. Se trata de una herramienta más para que tengan a su disposición y, a diferencia de otros recursos estáticos como libros y apuntes, se pueda interactuar con ella y se pueda visualizar de forma dinámica su funcionamiento.
dc.language.isospa
dc.publisherUniversidad Rey Juan Carlos
dc.rightsCreative Commons Atribución-CompartirIgual 4.0 Internacional
dc.rights.urihttps://creativecommons.org/licenses/by-sa/4.0/legalcode
dc.subjectSimulador
dc.subjectProcesador MIPS
dc.subjectArquitectura de computadores
dc.subjectJava
dc.titleDISEÑO E IMPLEMENTACIÓN DE UN SIMULADOR VISUAL DE UN PROCESADOR CON SEGMENTACIÓN
dc.typeinfo:eu-repo/semantics/studentThesis
dc.rights.accessRightsinfo:eu-repo/semantics/openAccess


Files in this item

This item appears in the following Collection(s)

Show simple item record

Creative Commons Atribución-CompartirIgual 4.0 InternacionalExcept where otherwise noted, this item's license is described as Creative Commons Atribución-CompartirIgual 4.0 Internacional